インテルのみ表示可能 — GUID: wok1481129107589
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: wok1481129107589
Ixiasoft
13. リセット・マネージャー
リセット・マネージャーは、HPS内のさまざまなソースからのリセット要求、およびソフトウェアによるモジュールリセット・コントロール・レジスターへの書き込みに基づきモジュールリセット信号を生成します。
HPSには複数のリセットドメインが含まれています。それぞれのリセットドメインは個別にリセットすることができます。リセットは、外部から、内部から、もしくはソフトウェアを介して開始することができます。
HPSパワーオンリセットとシステム・コールド・リセットはSDMによって管理されますが、すべての場合において、FPGAのコンフィグレーションはHPSリセットの影響を受けません。
リセットドメイン | リセットソース | 説明 |
---|---|---|
POR (パワーオンリセット) |
セキュア・デバイス・マネージャー (SDM) | SDMはリセット・マネージャーにPORリセットのアサートを要求します。 電圧改ざんまたは範囲外のイベントの間、SDMはPORをアサートします。電圧が動作範囲に戻ると、PORはデアサートされます。 POR時は、HPSおよびFPGA全体がリセットされます。デバイスがPORから解放されると、SDMは初期化を開始します。 |
システム・コールドリセット19 |
|
SDMはリセット・マネージャーにコールドリセットのアサートまたはデアサートを要求します。 |
システム・ウォームリセット |
|
Cortex-A53 MPCoreがアイドル状態の場合に、リセット・マネージャーはウォームリセットをアサートします。ウォームリセット時にCoreSightロジックはリセットされないため、リセット・マネージャーがウォームリセットをデアサートした直後にデバッグもしくはトレースを続行することができます。
注: ウォームリセットを要求する前に、L2リセットを実行する必要があります。ソフトウェアを介してL2リセットを要求する前に、hdskenレジスターのl2flushenビットを使用してL2をフラッシュする必要があります。
|
ウォッチドッグ・リセット | ウォッチドッグ・タイムアウト・イベント | リセット・マネージャーは、ウォッチドッグ・タイマー・レジスターに基づきウォッチドッグ・リセットをアサートします。CoreSightロジックはリセットされないため、リセット・マネージャーがウォッチドッグ・リセットをデアサートした直後にデバッグまたはトレースを続行することができます。 |
MPUコールドリセット | ソフトウェアは、COLDMODRSTレジスターを介してコールドリセットを要求します | 4つのコアがすべてアイドル状態の場合に、リセット・マネージャーはMPUにコールドリセットをアサートします。
注: ソフトウェアを介してMPUのコールドリセットを要求する前に、WFI命令を使用して4つのコアをすべてアイドル状態にし、hdskenレジスターのl2flushenビットを使用してL2をフラッシュする必要があります。
|
CPUコールドリセット | リセット・マネージャーは、要求されているコアおよびL2がアイドル状態である (WFI命令を実行する) 場合に、そのコアにコールドリセットをアサートします。 | |
CPUウォームリセット | ソフトウェアは、MPUMODRSTレジスターを介してウォームリセットを要求します | リセット・マネージャーは、要求されているコアがアイドル状態である (WFI命令を実行する) 場合に、そのコアにウォームリセットをアサートします。 |
デバッグリセット | ソフトウェアは、DBGMODRSTレジスターを介してデバッグリセットを要求します | DBGMODRSTレジスターには2つの専用ビットがあります (DAPとデバッグロジックに1つずつ)。リセット・マネージャーは、DAPとデバッグロジックの両方にリセットをアサートします。デバッグの再開には、ソフトウェアでデバッグ・リセット・ビットをクリアする必要があります。 |
19 HPS_COLD_nRESET信号とHPSメールボックス・リセット・コマンドは、HPSが動作していない場合、もしくはデバイスがコンフィグレーションされている際に無視することができます。
20 HPS_COLD_nRESETは、利用可能なSDM I/Oピンに割り当てることができます。このピンは、HPSをリセットする入力としても、HPSがリセット状態にあることを外部のシステムに通知する出力としても機能します。HPS_COLD_nRESETを外部フラッシュに接続しないでください。SDMは、外部フラッシュのリセットを別途制御します。このピンは、 インテル® Quartus® Primeプロ・エディションのDevice and Pin options > Configuration > Configuration pinオプションを使用してコンフィグレーションすることができます。