インテルのみ表示可能 — GUID: aky1481130627993
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: aky1481130627993
Ixiasoft
21.1. UARTコントローラーの機能
UARTコントローラーは、次の機能を提供します。
- 文字ごとのデータビット数、オプションのパリティービット、ストップビット数などのプログラミング可能な文字プロパティー †
- 改行の生成と検出 †
- DMAコントローラー・ハンドシェイク・インターフェイス
- 優先される割り込みの識別 †
- プログラミング可能なボーレート
- 誤ったスタートビットの検出 †
- 16750標準に準拠する自動フロー制御モード †
- 内部ループバック・モードのサポート
- 128バイトの送信FIFOバッファーおよび受信FIFOバッファー
- FIFOバッファーのステータスレジスター †
- FIFOバッファー・アクセス・モード (FIFOバッファーテスト用) により、マスターによる受信FIFOバッファーの書き込みとマスターによる送信FIFOバッファーの読み出しが可能 †
- シャドーレジスターによりソフトウェアのオーバーヘッドを低減し、プログラミング可能なリセットを提供 †
- Transmitter holding register empty (THRE) 割り込みモード †
- DMA要求信号とハンドシェイク信号に対する個別のしきい値によりスループットを最大化