インテルのみ表示可能 — GUID: sih1481130814979
Ixiasoft
インテルのみ表示可能 — GUID: sih1481130814979
Ixiasoft
25.4.13. デバッグクロック
ポート名 |
クロックソース |
信号名 |
説明 |
---|---|---|---|
ATCLK | クロック・マネージャー |
cs_at_clk | トレース・バス・クロック。 |
CTICLK (CTI用) | クロック・マネージャー |
cs_at_clk | CTIのクロス・トリガー・インターフェイス・クロック。CTMCLKと同期させる、もしくは非同期にすることが可能です。 |
CTICLK (FPGA–CTI用) |
FPGAファブリック |
cs_at_clk | 複数のCTIがあり、それぞれが異なるクロックを備えます。FPGA–CTIクロックはCSサブシステムから提供されます。 |
CTMCLK | クロック・マネージャー |
cs_pdbg_clk | クロス・トリガー・マトリクス・クロック。CTICLKと同期させる、もしくは非同期にすることが可能です。 |
DAPCLK | クロック・マネージャー |
cs_pdbg_clk | DAP内部クロック。PCLKDBGと同等である必要があります。 |
PCLKDBG | クロック・マネージャー |
cs_pdbg_clk | デバッグAPB (DAPB) クロック。 |
PCLKSYS | クロック・マネージャー |
cs_pdbg_clk | DAP内のAPBスレーブポートによって使用されます。DAPCLKに非同期であり、JTAGからのtck信号と同じです。 |
SWCLKTCK | JTAGインターフェイス |
dap_tck | 外部デバッガーによって駆動されるSWJ-DPクロックであり、DAPCLKに同期しています。このクロックは、JTAGからのtck信号と同じです。 |
TRACECLKIN (SoCより提供される) |
クロック・マネージャー |
cs_trace_clk | TPIUトレースクロック入力。ATCLKと非同期です。HPSでは、このクロックはクロック・マネージャーから提供されます。 |
FPGAファブリック |
tpiu_traceclkin | TPIUトレースクロック入力。ATCLKと非同期です。HPSでは、このクロックはFPGAファブリックから提供されます。 |
CoreSightのポート名の詳細に関しては、 ARM® Infocenterのウェブサイトで提供されているCoreSight Technology System Design Guideを参照してください。