インテルのみ表示可能 — GUID: evq1481129679556
Ixiasoft
インテルのみ表示可能 — GUID: evq1481129679556
Ixiasoft
10.3. ECCコントローラーのブロック図とシステムへの統合
次の図は、ECCコントローラーのコンポーネント、および他のHPSペリフェラルとのECCコントローラーの通信を示しています。
各ペリフェラルは、メモリー・スレーブ・インターフェイスを介してそれぞれのメモリーブロックにアクセスします。レジスター・スレーブ・インターフェイスにより、マイクロプロセッサー・ユニット (MPU) システム・コンプレックスは、ECCコントローラーのレジスターにアクセスし、ECCコントローラーのソフトウェア・コンフィグレーションを行うことができます。また、レジスター・スレーブ・インターフェイスを使用することで、MPUサブシステムは、間接メモリーアクセスMUX (IMAM) を介してメモリーブロックに間接的にアクセスできるようになります。
ペリフェラルがメモリーブロックにデータを書き込む前に、データはECCコントローラーでエンコーディングされます。メモリーが読み出しデータをペリフェラルに送信する前に、データはECCコントローラーによってデコーディングされます。初期化ブロックは、メモリーデータのコンテンツとECCシンドローム・ビットを既知の値に初期化します。このブロックは、レジスター・スレーブ・インターフェイスおよび、リセット・マネージャー (メモリーのクリアが必要な場合) によって制御されます。
有効になっている場合、ルックアップ・テーブル (LUT) ではシングルビット・エラーすべてのメモリーアドレスが記録されるため、エラー率の履歴の解析が可能になります。
割り込みロジックは、シングルビット・エラーおよびダブルビット・エラーに対する割り込み機能を提供します。