インテルのみ表示可能 — GUID: bvo1559677725948
Ixiasoft
インテルのみ表示可能 — GUID: bvo1559677725948
Ixiasoft
4.2. 機能の説明
CCUのコヒーレンシー・インターコネクトは、マスター・エージェントのトランザクションをインターコネクト内のキャッシュ・コヒーレンシー・コンポーネントにルーティングし、最終的にスレーブ・エージェントにルーティングします。
CCUは、 Cortex® -A53 MPCore™ との1方向のコヒーレンシーを管理します。CCUを使用することで、マスター・エージェント (CCUに接続されているマスター) は、 Cortex® -A53 MPCore™ プロセッサーのコアのコヒーレント・メモリーを認識できるようになります。ただし、CCUは、プロセッサーのコアが Cortex® -A53 MPCore™ プロセッサーの外部のキャッシュとコヒーレントになることを許可しません。
このCCUのブロック図では、CCUのマスター・エージェント、CCUコンポーネント、およびCCUに接続されるスレーブを示しています。
CCUにインターフェイスするマスター・エージェント・ポート
- Cortex® -A53 MPCore™ ポート
- Cortex® -A53 MPCore™ のサブシステムをCCUに接続します
- メモリーの読み出しおよび書き込み要求、およびI/Oでメモリーマッピングされた読み出しおよび書き込み要求をサポートします
- 読み出しチャネルと書き込みチャネル、およびそれらに対応する応答チャネルが含まれます
- スヌープ要求、スヌープ応答、および応答の到着を示す信号 (コヒーレンシー・プロトコルの一部として使用される) に向けたチャネルをサポートします
- FPGA-to-HPS ACE-liteポートは、FPGA-to-HPSブリッジをCCUに接続し、CCUへのI/Oコヒーレント要求をサポートします。
- ペリフェラル・マスター・ポートは、レベル3 (L3) インターコネクトに接続されているマスターからCCUへのI/Oコヒーレント要求および非コヒーレント要求をサポートします。
- TCUポートは、CCUに要求を転送するページ・テーブル・ウォーク・インターフェイスを提供します。このインターフェイスにはDVMインターフェイスが含まれており、 Cortex® -A53 MPCore™ とシステムMMU間においてトランスレーション・ルックアサイド・バッファー (TLB) の制御情報を送信します。
CCUにインターフェイスするスレーブ・バス・ポート
- MPFEポートは、MPFEインターコネクトを介して読み出しおよび書き込みトランザクションをCCUから外部メモリーに送信します。
- MPFEレジスターポートは、MPFEインターコネクトおよびハード・メモリー・コントローラー・レジスターに対する専用インターフェイスです。
- RAMポートは、オンチップRAMに対する専用インターフェイスです。
- GICポートは、汎用割り込みコントローラー (GIC) に対する専用インターフェイスです。
- ペリフェラル・スレーブI/Oポートは、メモリーマッピングされた読み出しおよび書き込み要求を、L3インターコネクトに接続されているスレーブ・ペリフェラルに送信します。
CAIでは、コヒーレンシー・ブリッジでマスター・エージェント・ポートのACE、ACE-lite + DVM、およびACE-liteバスからの要求を受け入れます。コヒーレンシー・ブリッジは、これらの要求をキャッシュ・コヒーレンシー・コントローラーに送信します。
CCUディレクトリーは、 ARM® Cortex® -A53 MPCore™ 内のL1およびL2キャッシュの状態を追跡します。
CAIは、アドレス範囲とQoSを制御し、送信ロジックとFIFOのステータスを追跡します。これらの機能は、CCU内のレジスターを介して制御および確認することができます。
CCUコヒーレンシー・インターコネクト内のルーターは、トランザクションをCCU内の適切なコヒーレンシー・コンポーネントに送信します。もしくは、適切なスレーブ・ポート・ブリッジに送信し、そこでトランザクションのパケットを解除して適切なスレーブ・エージェント・バス・プロトコルに変換します。
Cortex® -A53 MPCore™ プロセッサーからのキャッシュ可能またはキャッシュ不可のアクセスは、CCUに直接ルーティングされ、そこでコヒーレンシー・ディレクトリーが更新されます。CCUを備えるコヒーレント・メモリー・インターフェイス (CMI) は、キャッシュ不可のアクセスを非コヒーレント転送インターコネクト (NCTI) に転送し、キャッシュ可のアクセスをディレクトリーに転送します。
ACE-liteおよびACE-lite + DVMバス・インターフェイスを備えるマスター・エージェントは、CMIにトランザクションを送信します。CMIは、コヒーレント要求をキャッシュ・コヒーレンシー・コントローラー (CCC) に送信します。ここで、ディレクトリー・ルックアップにより、アドレスがMPU L2キャッシュのキャッシュライン内に存在するかが特定されます。
分散仮想メモリー (DVM) コントローラーは、 AMBA* ACE DVMプロトコルをサポートします。DVMコントローラーは、TLBの無効化、キャッシュの無効化、および同様の要求に向けて制御パケットのブロードキャストと同期を行います。