インテルのみ表示可能 — GUID: nsq1481130402474
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: nsq1481130402474
Ixiasoft
18.6.2.1. ホストの初期化
電源投入後、USBポートはデフォルトモードになります。USBケーブルにVBUSは適用されていません。次のプロセスにより、USB OTGコントローラーをUSBホストとしてセットアップします。
- USBポートへの電力供給を行うには、ソフトウェア・ドライバーで、Host Mode Registers (hostgrp) グループのHost Port Control and Status Register (hprt) にあるPort Power (prtpwr) ビットを1に設定します。この動作は、VBUS信号をUSBリンクで駆動します。
コントローラーは、USBリンクで接続が検出されるのを待機します。
- USBデバイスが接続すると、割り込みが生成されます。hprtのPort Connect Detected (PrtConnDet) ビットが1に設定されます。
- ポート接続を検出すると、ソフトウェア・ドライバーは、hprtのPort Reset (prtrst) ビットを1に設定してポートリセットを開始します。
- ソフトウェア・ドライバーは、速度の列挙がUSBリンクで完了するまで、少なくとも10ms待機する必要があります。
- 10msが経過すると、ソフトウェア・ドライバーはprtrstを0に戻し、ポートリセットを解除します。
- USB OTGコントローラーは割り込みを生成します。hprtのPort Enable Disable Change (prtenchng) ビットおよびPort Speed (prtspd) ビットは、接続されているデバイスの列挙された速度を反映するように設定されます。
この時点で、ポートは通信可能になります。キープアライブまたはSOFパケットがポートで送信されます。USB 2.0対応デバイスが正しく初期化されない場合は、そのデバイスはUSB 1.1デバイスとして報告されます。
Host Frame Interval Register (hfir) は、対応するPHYクロックの設定で更新されます。SOFパケットの送信に使用されるhfirは、Host Mode Registers (host grp) グループにあります。
- ソフトウェア・ドライバーでは、Global Registers (globgrp) グループの次のレジスターを、記載されている順にプログラミングする必要があります。
- Receive FIFO Size Register (grxfsiz) - 受信FIFOバッファーのサイズを選択します
- Non‑periodic Transmit FIFO Size Register (gnptxfsiz) - 非周期的なトランザクションに向けた非周期的送信FIFOバッファーのサイズと開始アドレスを選択します
- Host Periodic Transmit FIFO Size Register (hptxfsiz) - 周期的なトランザクションに向けた周期的送信FIFOバッファーのサイズと開始アドレスを選択します
- システム・ソフトウェアは、少なくとも1つのチャネルを初期化して有効にすることで、USBデバイスとの通信を行います。