インテルのみ表示可能 — GUID: txy1481130354995
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: txy1481130354995
Ixiasoft
17.7.5. EMACの初期化とコンフィグレーション
次のEMACコンフィグレーション操作は、DMAの初期化後に行うことができます。DMAが設定される前にEMACの初期化とコンフィグレーションを行う場合は、DMAがアクティブになった後にのみMACレシーバーを有効にします (以下の最後の手順)。これに従わない場合は、受信したフレームによりRX FIFOバッファーがフルになり、オーバーフローする可能性があります。
- GMII Address Register (オフセット0x10) をプログラミングし、外部PHYの管理サイクルを制御します。GMII Address Registerのビット [15:11] は、読み出しまたは書き込みの前にPHYの物理層アドレスで書き込まれます。ビット0はPHYがビジーであるかを示し、PHY管理インターフェイスに読み出しまたは書き込みを行う前に設定されます。†
- GMII Address Registerのビット [15:11] で適切なアドレス値を指定し、リンクアップ、動作速度、および動作モードに関するGMII Data Registerの16ビット・データをPHYから読み出します。
- MACアドレスレジスターを提供します (MAC Address0 High RegisterからMAC Address15 High Register、およびMAC Address0 Low RegisterからMAC Address15 Low Register)。
- Hash Table Registersの0から7 (オフセット0x500から0x51C) をプログラミングします。
- MAC Frame Filter Registerの次のフィールドをプログラミングし、着信フレームに適切なフィルターを設定します。†
- Receive All †
- Promiscuous mode †
- Hash or Perfect Filter †
- ユニキャスト、マルチキャスト、ブロードキャスト、および制御フレームのフィルター設定†
- Flow Control Registerの次のフィールドをプログラミングし、適切なフロー制御を行います。†
- 一時停止時間およびその他のポーズフレーム制御ビット†
- 受信および送信フローの制御ビット†
- Flow Control Busy/Backpressure Activate †
- 使用しているコンフィグレーションに該当する場合は、必要に応じてInterrupt Mask Registerのビットをプログラミングします。†
- MAC Configuration Registerで適切なフィールドをプログラミングし、受信および送信の動作モードをコンフィグレーションします。基本的なコンフィグレーションを書き込み後、このレジスターのビット3 (TE) およびビット2 (RE) を設定し、受信および送信のステートマシンを有効にします。†
注: EMAC DMAがアクティブに送信または受信を行っている際は、コンフィグレーション (二重モード、速度、ポート、ループバックなど) を変更しないでください。ソフトウェアによるこれらのパラメーターの変更は、EMAC DMAのトランスミッターおよびレシーバーがアクティブではない場合にのみ行う必要があります。