インテルのみ表示可能 — GUID: rvr1660788848009
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: rvr1660788848009
Ixiasoft
7.3.5.5. FPGA-to-HPS トランザクション例の概要一覧
属性 | FPGA-to-SDRAMダイレクト (キャッシュ割り当てなし) | FPGA-to-HPSからSDRAM/OCRAM (キャッシュ割り当てなし) | FPGA-to-HPSからSDRAM/OCRAM (キャッシュ割り当てあり) | FPGA-to-HPSからペリフェラル (Device Non-Bufferable) | 備考 |
---|---|---|---|---|---|
ARDOMAIN[1:0] | ’b00 | ’b01 | ’b01 | ’b01 | ‘b00 = 共有不可 ‘b01 = 内部共有可能 |
ARBAR[1:0] | ‘b00 | ‘b00 | ‘b00 | ‘b00 | 通常のアクセス、バリアが考慮されます |
ARSNOOP[3:0] | ‘b0000 | ‘b0000 | ‘b0000 | ‘b0000 | ReadNoSnoopまたはReadOnce |
ARCACHE[3:0] | ‘b0010または‘b0011 | ‘b1011 | ‘b1111 | ‘b0000 | — |
AWDOMAIN[1:0] | ‘b00 | ’b01 | ’b01 | ’b01 | ‘b00 = 共有不可 ‘b01 = 内部共有可能 |
AWBAR[1:0] | ‘b00 | ‘b00 | ‘b00 | ‘b00 | 通常のアクセス、バリアが考慮されます |
AWSNOOP[2:0] | ‘b000 | ‘b000 | ‘b000 | ‘b000 | WriteNoSnoopまたはWriteUnique |
AWCACHE[3:0] | ‘b0010または‘b0011 | ‘b0111 | ‘b1111 | ‘b0000 | — |
AxUSER[7:0] | ‘b11100000 | ‘b00000100 | ‘b00000100 | ‘b00000100 | 0xE0 = SDRAM direct、0x04 = CCU |
AxPROT[2:0] | ‘b0xx | ‘b0xx | ‘b0xx | ‘b0xx | AxPROT[2]= データ/命令 AxPROT[1]= セキュア/非セキュア AxPROT[0]= 非特権/特権 |
AxLEN[7:0] | — | — | — | — |
バースト長
|
AxSIZE[2:0] | — | — | — | — | 転送のバイト数は、データバス幅と等しくなる必要があります |
AxBURST[1:0] | ‘b01または‘b10 | ‘b01または‘b10 | ‘b01または‘b10 | ‘b01または‘b10 | INCR (‘b01) またはWRAP (‘b10) にする必要があります |
AxLOCK[1:0] | ‘b00 | ‘b00 | ‘b00 | ‘b00 | 通常のアクセスにする必要があります |
AxQOS | — | — | — | — | ドントケア |