インテルのみ表示可能 — GUID: vfz1481130133278
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: vfz1481130133278
Ixiasoft
16.5.7.1. 内部DMAコントローラーの初期化
内部DMAコントローラーを初期化するには、次の手順を実行します。†
- 必要なbmodレジスターのビットを設定します。†
- bmodレジスターの内部DMAコントローラー・イネーブル (de) ビットがDMA転送の途中で0に設定された場合、この変更は影響しません。ディスエーブルは、新しいデータ転送コマンドに対してのみ有効になります。†
- ソフトウェア・リセットを発行すると転送はすぐに終了します。インテルでは、ソフトウェア・リセットを発行する前に、ctrlレジスターのdma_resetビットを1に設定し、ホストがDMAインターフェイスをリセットすることを推奨しています。†
- bmodレジスターのpblフィールドは読み取り専用であり、fifothレジスターのDMA multiple transaction size (dw_dma_multiple_transaction_size) フィールドの内容を直接反映します。†
- bmodレジスターのfbビットは、システムのパフォーマンスに応じて適切に設定する必要があります。†
- 次のガイドラインに従いidintenレジスターに書き込み、不要な割り込みの原因をマスクします。†
- Descriptor Unavailable割り込みがアサートされた場合は、ソフトウェアで記述子を形成し、Ownビットを適切に設定した後、Poll Demand (pldmnd) レジスターに書き込み、内部DMAコントローラーで記述子を再フェッチする必要があります。†
- 転送に関連するエラーはソフトウェアに報告されるため、ソフトウェアで異常の割り込みを有効にすることは常に適切です。†
- 送信記述子リストまたは受信記述子リストをメモリーに配置します。次に、リスト内の最初の記述子のベースアドレスを内部DMAコントローラーのDescriptor List Base Address (dbaddr) レジスターに書き込みます。DMAコントローラーはその後、記述子リストをメモリーからロードします。内部DMAコントローラーの送信シーケンスおよび内部DMAコントローラーの受信シーケンスにおいて、この手順の詳細を説明しています。†