インテルのみ表示可能 — GUID: yol1481130369275
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: yol1481130369275
Ixiasoft
18.1. USB OTGコントローラーの機能
USB OTGコントローラーには、次のUSB固有の機能があります。
- On The Go and Embedded Host Supplement to the USB Revision 2.0 Specificationのリビジョン1.3とリビジョン2.0の両方に準拠
- OTG 1.3とOTG 2.0のソフトウェアでコンフィグレーション可能な動作モードをサポート
- ホストまたはデバイスモードで動作可能
- ハブとスプリットのサポートとともにマルチポイントのアプリケーションをサポート
- USB 2.0のすべての速度をサポート
- 高速 (HS、480Mbps)
- フルスピード (FS、12Mbps)
- 低速 (LS、1.5Mbps)
注: ホストモードでは、すべての速度がサポートされます。ただし、デバイスモードでは、高速およびフルスピードのみがサポートされます。
- 統合されているスキャッターギャザーDMAでメモリーとコントローラー間のデータの移動をサポート
- ULPIモードでUSB 2.0をサポート
- すべてのUSBトランザクション・タイプをサポート
- コントロール転送
- バルク転送
- アイソクロナス転送
- 割り込み
- 自動Ping機能をサポート
- Session Request Protocol (SRP) およびHost Negotiation Protocol (HNP) をサポート
- 一時停止、再開、リモートウェイクをサポート
- 最大16のホストチャネルをサポート
注: ホストモードでは、デバイスのエンドポイントの数がホストチャネルの数より多い場合、ソフトウェアでチャネルを再プログラミングし、それぞれが32のエンドポイント (IN + OUT) を備える最大127のデバイスにおいて、最大4,064のエンドポイントをサポートすることが可能です。
- 最大16の双方向エンドポイントをサポート (制御エンドポイント0を含む)
注: 周期的なデバイスのINエンドポイントは7つのみサポートされています。
- 汎用ルートハブをサポート
- ハードウェアでトランザクションのスケジューリングを実行
USB PHYレイヤーでは、USB OTGコントローラーは次の機能をサポートします。
- 単方向または双方向の8ビットSDRバス・インターフェイスに向けたULPI PHYのサポート
- 各OTGインスタンスに接続される単一のUSBポート
- オフチップUSBトランシーバーへのULPI接続
- ソフトウェア制御のアクセスにより、べンダー固有またはオプションのPHYレジスターアクセスをサポートし、容易なデバッグを実現
- 外部 (オフチップ) ADPコントローラーを介してのみ、Attach Detection Protocol (ADP) に対するOTG 2.0をサポート
統合側では、USB OTGコントローラーは次の機能をサポートします。
- システムおよびPHYインターフェイスに対する異なるクロック
- ダイレクト・メモリー・アクセス (DMA) モードにおける各デバイスのINエンドポイントに向けた専用TX FIFOバッファー
- 小さなFIFOバッファーのエンドポイントに対するパケットベースの動的なFIFOメモリーの割り当てと、ソフトウェアで動的にサイズ変更可能なRAMの柔軟で効率的な利用
- 転送時にエンドポイントのFIFOメモリーサイズを変更する機能
- USBの一時停止モードおよびセッションオフ・モード時におけるクロック・ゲーティングのサポート
- PHYクロックのゲーティング・サポート
- システムクロックのゲーティング・サポート
- データFIFO RAMクロックのゲーティング・サポート
- エラー訂正コード (ECC) をサポートするローカル・バッファリング
注: USB OTGコントローラーは、次のプロトコルをサポートしません。
- EHCI (Enhanced Host Controller Interface)
- OHCI (Open Host Controller Interface)
- UHCI (Universal Host Controller Interface)