インテルのみ表示可能 — GUID: ygq1481130225988
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: ygq1481130225988
Ixiasoft
17.4.4. PHYインターフェイスのオプション
次の表は、選択した各PHYインターフェイスに使用される信号を示しています。
ポート名 | MII 42 | GMII42 | RMII43 | SGMII44 |
---|---|---|---|---|
emac_phy_txd_o[7:0] | はい [3:0] | はい [7:0] | はい [1:0] | はい [7:0] |
emac_phy_mac_speed_o 45 | はい | はい | はい | はい |
emac_phy_txen_o | はい | はい | はい | はい |
emac_phy_txer_o 45 | いいえ | はい | いいえ | はい (送信コードの一部) |
emac_phy_rxdv_i | はい | はい | はい | はい (受信コードの一部) |
emac_phy_rxer_i 45 | はい | はい | いいえ | はい (受信コードの一部) |
emac_phy_rxd_i[7:0] | はい [3:0] | はい [7:0] | はい [1:0] | はい [7:0] |
emac_phy_col_i 45 | はい | はい | いいえ | いいえ |
emac_phy_crs_i 45 | はい | はい | いいえ | いいえ |
emac_clk_rx_i | はい | はい | はい | はい |
emac_clk_tx_i 45 | はい | はい | いいえ | はい |
emac_phy_txclk_o | いいえ | はい | いいえ | はい |
emac_rst_clk_tx_n_o 45 | はい | はい | いいえ | いいえ |
emac_rst_clk_rx_n_o 45 | はい | はい | いいえ | いいえ |
emac_gmii_mdc_o | はい | はい | はい | はい |
emac_gmii_mdo_o emac_gmii_mdo_o_e emac_gmii_mdi_i 46 |
はい | はい | はい | はい |
emac_ptp_pps_o 47 | はい | はい | いいえ | いいえ |
emac_ptp_aux_ts_trig_i 47 | はい | はい | いいえ | いいえ |
42 FPGAにエクスポートする際のデフォルトのHPS EMACインターフェイスです。
43 このオプションには、インテルFPGA MII to RMIIコンバーター・コアが必要です。
44 このオプションには、インテルFPGA HPS GMII to TSE 1000BASE-X/SGMII PCSブリッジコアが必要です。
45 この信号は、FPGAインターフェイスを介してのみ使用することができます。
46 この3つの信号は、MDIO出力信号を構成します。
47 これはオプションの信号です。