インテルのみ表示可能 — GUID: qht1481130815933
Ixiasoft
インテルのみ表示可能 — GUID: qht1481130815933
Ixiasoft
25.4.14. デバッグのリセット
ARMリセット名 |
クロックソース |
HPSリセット信号名 |
説明 |
---|---|---|---|
ARESETn | リセット・マネージャー | dbg_rst_n | STM AXIスレーブとDMAペリフェラル要求ブロックのリセット。 |
STMRESETn | リセット・マネージャー | dbg_rst_n | APB、HW EVTブロック、およびTGUブロックを含むSTMの残りの部分をリセットします。 |
ATRESETn | リセット・マネージャー |
dbg_rst_n | トレース・バス・リセット。ATCLKドメインのすべてのレジスターをリセットします。 |
CTIRESETn (CTIより提供される) |
リセット・マネージャー |
dbg_rst_n | CTIリセット信号。CTICLKドメインのすべてのレジスターをリセットします。 |
CTIRESETn (FPGA-CTIより提供される) |
リセット・マネージャー |
dbg_rst_n | CTIリセット信号。CTICLKドメインのすべてのレジスターをリセットします。HPSには、CTIのインスタンスが4つあります。この4つはすべて同じリセット信号を使用します。 |
PRESETDBGn | リセット・マネージャー | dbg_rst_n | A53 CPUに接続されます。DAP AXIリセットに接続されます。 |
PRESETDBGn | リセット・マネージャー |
cs_dap_rst_n | デバッグAPBリセット。DAP AXIリセットに接続されます。 |
RESETn | リセット・マネージャー |
- | デバッグAPBリセット。PCLKDBGをクロックとして使用するすべてのレジスターをリセットします。 |
PRESETSYSn | リセット・マネージャー |
dbg_rst_n | DAPのシステムAPBスレーブポートをリセットします。 |
nCTMRESET | リセット・マネージャー |
dbg_rst_n | CTMリセット信号。CTMCLKをクロックとして使用するすべての信号をリセットします。 |
nPOTRST | リセット・マネージャー |
DAP SWJ-DPへの真のパワー・オン・リセット信号。電源投入時にのみリセットする必要があります。 |
|
TRESETn | リセット・マネージャー |
dbg_rst_n | TPIUのリセット信号。TRACECLKINドメインのすべてのレジスターをリセットします。 |
timestamp | タイムスタンプ・リセット | - | GEN CPU TS。APBリセット - sys_dbg_rst_n
トレース・タイムスタンプ
|
リセット・マネージャーのctrlレジスターにあるETR Stall Enable (etrstallen) フィールドは、ウォームリセットまたはデバッグリセット前にL3インターコネクトへのAXIマスター・インターフェイスをストールするようにETRに要求するかを制御します。
デバッグ中にレベル4 (L4) ウォッチドッグ・タイマーを一時停止し、プロセッサーがブレークポイントで停止している際のリセットを防ぐことができます。
CoreSightのポート名の詳細に関しては、 ARM® Infocenterのウェブサイトで提供されているCoreSight Technology System Design Guideを参照してください。