インテルのみ表示可能 — GUID: cdn1481129786963
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: cdn1481129786963
Ixiasoft
11.3.6. リセット
クロック・マネージャーへのPORがデアサートされても、システム内の他のモジュールはすべてリセット状態のままです。これにより、クロック・マネージャーがPORのリセットから脱する最初のモジュールになることを保証しています。クロック・マネージャーのリセットが終了すると、クロック・マネージャーから出力されるすべてのクロックにboot_clkが伝播されます。
よって、PORはクロック・マネージャーのメイン・リセット・ドメインです。リセット・マネージャーは、PORをCortex-A53 MPCoreプロセッサーにも送信します。
PORのリセット後は、次のようになります。
- ハードウェアで管理されるクロックはすべてブートモードに入り、デフォルトのboot_clk (cb_intosc_div2_clk) になります。すべての外部分周器は1に設定されます ( 例外あり)。
- ソフトウェアで管理されるクロックがすべてブートモードになり、boot_clkにバイパスされます。
- クロックゲートがイネーブル状態に設定され、カウンターはそれぞれの デフォルト値に設定されます。また、外部バイパスはすべてboot_clkに設定されます。
リセット・マネージャーは、クロック・マネージャーを最初にコールドリセットから解放することで、残りのブロックにクロックを提供します。PORがデアサートされると、クロック・マネージャーは、モジュールのリセットがデアサートされる前に、システムの残りの部分に対してboot_clkを有効にします。
リセット・マネージャーがクロック・マネージャーにブートモード要求を発行する際は、次の手順が行われます。
- POR時の セキュア・クロック・ヒューズの状態に基づき、セキュア・デバイス・マネージャー (SDM) は、ブートクロックをセキュアにする必要があるかを示します。
- セキュアクロックが有効になると、boot_clkはスムーズにcb_intosc_div2_clkに移行します。
- セキュアクロックを有効にしない場合は、boot_clkはスムーズにHPS_OSC_CLKに移行します。
注: セキュリティー・ヒューズは、コールドリセットおよびウォームリセット時にのみサンプリングされます。セキュリティー・ヒューズのHPS CLKにより、ユーザーはセキュアクロックを有効にすることができます。コールドリセットまたはウォームリセットでRAMをクリアする場合、ユーザーはセキュアクロック (cb_intosc_clkを2で分周) を有効にする必要があります。 - クロック・マネージャーは、次のように、ハードウェアで管理されるクロックおよびソフトウェアで管理されるクロックをスムーズにブートモードに移行します。
- ハードウェアで管理されるクロックおよびソフトウェアで管理されるクロックを含め、出力クロックをすべて無効にします。
- クロックがすべて無効になるまで待機し、次の2つの内容を行います。
- ハードウェアで管理される外部クロックおよびソフトウェアで管理される外部クロックをすべてバイパスします。
- ハードウェアで管理される外部カウンターまたは分周器をブートモードの設定に更新します。
- バイパスがすべて切り替わるまで待機し、CSRレジスターを同期的にリセットします。
- すべてのクロックを有効にします。
- ハードウェアで管理されるクロックが移行すると、クロック・マネージャーはリセット・マネージャーに肯定応答します。