インテルのみ表示可能 — GUID: hgh1481130569859
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: hgh1481130569859
Ixiasoft
20.4.3.3.2. マスター受信機とスレーブ送信機
次の図に示すように、マスターがデータを受信している場合、マスターはデータの1つのバイトを受信すると、スレーブ送信機にACKパルスで応答します。ただし、最後のバイトは除きます。これは、マスター受信機がスレーブ送信機に最後のバイトを通知する方法です。スレーブ送信機はNo Acknowledge (NACK) ビットを検出すると、SDAラインを放棄してマスターがSTOP条件を発行できるようにします。†
マスターは、STOP条件でバスを放棄しない場合に、RESTART条件を発行することが可能です。これは、ACKパルス後に発生することを除いて、START条件と同じです。その後、マスターモードで動作しているI2Cコントローラーは、異なる方向の転送を使用して同じスレーブと通信することができます。I2Cコントローラーがサポートする複合形式のトランザクションの説明については、この章の「複合形式」の内容を参照してください。†
注: I2Cコントローラーは、ターゲット・スレーブ・アドレス・レジスター (IC_TAR) を再プログラミングする前に、シリアルポートで非アクティブになっている必要があります。†
図 106. マスター受信機のプロトコル †
関連情報