インテルのみ表示可能 — GUID: tqx1481129473647
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: tqx1481129473647
Ixiasoft
8.3.2.2. ペリフェラル要求インターフェイスのマッピング
ペリフェラル要求インターフェイスは、任意のDMAチャネルに割り当てることができます。
DMACは、32のペリフェラル要求インターフェイスをサポートします。それぞれの要求インターフェイスでは、最大1つの未処理の要求を受信することができます。また、特定のペリフェラル・デバイスIDが割り当てられます。次の表に、ペリフェラル・デバイスIDの割り当てを示します。
ペリフェラル |
要求インターフェイスID |
---|---|
FPGA 0 |
0 |
FPGA 1 |
1 |
FPGA 2 |
2 |
FPGA 3 |
3 |
FPGA 4 |
4 |
FPGA 5 |
5 |
FPGA 6/I2C EMAC2 Tx 12 |
6 |
FPGA 7/I2C EMAC2 Rx 12 |
7 |
I2C0 Tx |
8 |
I2C0 Rx |
9 |
I2C1 Tx |
10 |
I2C1 Rx |
11 |
I2C EMAC0 Tx |
12 |
I2C EMAC0 Rx |
13 |
I2C EMAC1 Tx |
14 |
I2C EMAC1 Rx |
15 |
SPI0マスターTx |
16 |
SPI0マスターRx |
17 |
SPI0スレーブTx |
18 |
SPI0スレーブRx |
19 |
SPI1マスターTx |
20 |
SPI1マスターRx |
21 |
SPI1スレーブTx |
22 |
SPI1スレーブRx |
23 |
予約済み |
24 |
予約済み |
25 |
STM |
26 |
予約済み |
27 |
UART0 Tx |
28 |
UART0 Rx |
29 |
UART1 Tx |
30 |
UART1 Rx |
31 |
12 HPSには合計33のペリフェラル要求インターフェイスが必要であり、DMACは最大32のインターフェイスをサポートします。よって、これらのインターフェイスは多重化され、ソフトウェアによって制御されます。