インテルのみ表示可能 — GUID: pyv1481130375840
Ixiasoft
インテルのみ表示可能 — GUID: pyv1481130375840
Ixiasoft
18.2. ブロック図とシステムへの統合
HPSには2つのサブシステムが含まれます。
USB OTGコントローラーは、L4スレーブ・バス・インターフェイスを介してレイヤー3 (L3) インターコネクトに接続しており、他のマスターがコントローラー内のコントロールおよびステータスレジスター (CSR) にアクセスすることを可能にします。コントローラーはまた、I/O変換バッファーユニット (TBU) を介してL3インターコネクトに接続するため、コントローラー内のDMAエンジンが外部メモリーとコントローラー間でデータを移動できるようになります。
USB OTGコントローラーに接続されるシングルポートRAM (SPRAM) は、ホストモードとデバイスモードの両方のUSBデータパケットを格納するために使用されます。これは、USBリンクの送信または受信データパケットのFIFOバッファーとしてコンフィグレーションされます。
USB OTGコントローラーは、システム・マネージャーを介して、SPRAM内のエラー訂正コード (ECC) を使用およびテストするための制御を得ます。また、USB OTGコントローラーは、システム・マネージャーを介してL3インターコネクトへのマスター・インターフェイスの動作を制御することができます。
USB OTGコントローラーは、ULPI PHYインターフェイスを介して外部USBトランシーバーに接続します。また、このインターフェイスは、HPS内でピンの多重化を介して接続されます。ピンの多重化は、システム・マネージャーによって制御されます。
USB OTGコントローラーにおけるその他の接続には、次のものが含まれます。
- クロック・マネージャーからUSB OTGコントローラーへのクロック入力
- リセット・マネージャーからUSB OTGコントローラーへのリセット入力
- USB OTGコントローラーからマイクロプロセッサー・ユニット (MPU) のグローバル割り込みコントローラー (GIC) への割り込みライン
USBコントローラー信号は、専用のHPSピンにルーティングされます。