インテルのみ表示可能 — GUID: eyl1481129257701
Ixiasoft
インテルのみ表示可能 — GUID: eyl1481129257701
Ixiasoft
3.5.16. キャッシュ・コヒーレンシー・ユニット
キャッシュ・コヒーレンシー・ユニット (CCU) は、 Cortex® -A53 MPCore™ プロセッサーの外部にあり、SoCシステム内のデータの一貫性を維持します。システム内のマスター (HPSペリフェラルやFPGAのユーザーロジックなど) は、CCUを介してコヒーレント・メモリーにアクセスすることができます。FPGAは、FPGA-to-HPSブリッジを介してCCUに接続します。
CCUはI/Oのコヒーレンシーを提供します。I/Oのコヒーレンシーは1方向のコヒーレンシーとも呼ばれ、CCUマスターは Cortex® -A53プロセッサーに対して可視化されているコヒーレント・メモリーを認識することができますが、 Cortex® -A53プロセッサーはそれ自体のキャッシュ外にあるメモリーの変更を認識することができません。
CCUと通信するマスターは、L1およびL2キャッシュからコヒーレント・メモリーを読み出すことはできますが、L1キャッシュに直接書き込むことはできません。マスターがキャッシュ可能な書き込みをCCUに行うと、L2キャッシュが更新されます。L2キャッシュにこれらのアドレスの最新のコピーがあるため、L1データキャッシュにあるキャッシュ可能な書き込み位置はすべて無効になります。
CCUは、 Cortex® -A53 MPCore™ 内のSCUと通信し、SCUとの一貫性を提供します。
詳細は、キャッシュ・コヒーレンシー・ユニットの章を参照してください。