インテルのみ表示可能 — GUID: sqj1481130157406
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: sqj1481130157406
Ixiasoft
16.5.10.2. カードの読み出ししきい値のプログラミング・シーケンス
SDHCやSDXCなどのほとんどのカードは、カードで指定されているブロックサイズ、もしくは512バイトの固定ブロックサイズをサポートします。SDIO、MMC、および部分的なブロック読み出しをサポートする標準容量SDカード (カードデバイスのCSDレジスターでREAD_BL_PARTIALが1に設定されている) の場合、ブロックサイズは変更可能であり、アプリケーションで選択することができます。†
カードの読み出ししきい値の機能を効果的に使用し、カードからのデータブロック読み出しの途中でFIFOがフルの状態になりカードクロックが停止しないようにするには、次の手順に従います。†
- 4バイトの倍数でブロックサイズを選択します。†
- カードの読み出ししきい値の機能を有効にします。カードの読み出ししきい値は、該当する転送のブロックサイズがFIFOバッファーの合計深度以下である場合にのみ有効にすることができます。†
(ブロックサイズ / 4) ≤ 1024†
- カードの読み出ししきい値の値を選択します。†
- (ブロックサイズ / 4) ≥ 512の場合、cardrdthresholdは次のように選択します。†
- cardrdthreshold ≤ バイト単位の (ブロックサイズ / 4)†
- (ブロックサイズ / 4) < 512の場合、cardrdthresholdは次のように選択します。†
- cardrdthreshold = バイト単位の (ブロックサイズ / 4)†
- (ブロックサイズ / 4) ≥ 512の場合、cardrdthresholdは次のように選択します。†
- fifothレジスターのdw_dma_multiple_transaction_sizeフィールドを、1つのDMAトランザクションを構成する転送数に設定します。例えば、サイズが1の場合は4バイトを移動することを意味します。サイズに使用可能な値は、1、4、8、16、32、64、128、または256転送です。サイズは、値 (ブロックサイズ / 4) が均等に分割されるように選択します。†
- fifothレジスターのrx_wmarkフィールドを、サイズから1を引いた値に設定します。†
例えば、使用するブロックサイズが512バイトの場合は、dw_dma_multiple_transaction_sizeおよびrx_wmarkの有効な値は次の表のとおりです。
ブロックサイズ | dw_dma_multiple_transaction_size | rx_wmark |
---|---|---|
512 |
1 |
0 |
512 |
4 |
3 |
512 |
8 |
7 |
512 |
16 |
15 |
512 |
32 |
31 |
512 |
64 |
63 |
512 |
128 |
127 |