インテルのみ表示可能 — GUID: owz1481130260782
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: owz1481130260782
Ixiasoft
17.6.2.5.4. 送信ポーリングの一時停止
送信のポーリングは、次のいずれかの条件によって一時停止します。†
- ホストが所有する記述子 (TDES0[31]=0) をDMAが検出した場合。再開するには、ドライバーで記述子の所有権をDMAに付与し、その後、Poll Demandコマンドを発行する必要があります。†
- アンダーフローによる送信エラーが検出され、フレーム送信が中断された場合。適切なTransmit Descriptor 0 (TDES0) ビットが設定されます。†
最初に示されている条件によってDMAがSUSPEND状態になると、レジスター5 (Status Register) のビット16 (Normal Interrupt Summary) とビット2 (Transmit Buffer Unavailable) の両方が設定されます。2番目に示されている条件が発生すると、レジスター5 (Status Register) のビット15 (Abnormal Interrupt Summary) とビット5 (Transmit Underflow) の両方が設定され、Transmit Descriptor 0に情報が書き込まれます。これにより、一時停止が発生します。†
どちらの場合においても、送信リスト内の位置は維持されます。維持される位置は、DMAによって閉じられたLast Descriptorに続く記述子の位置です。†
ドライバーは、一時停止の原因を修正後、明示的にTransmit Poll Demandコマンドを発行する必要があります。†