インテルのみ表示可能 — GUID: nps1481130434285
Ixiasoft
インテルのみ表示可能 — GUID: nps1481130434285
Ixiasoft
19.4.2.1.1. SPIマスターのビットレート・クロック
SPIマスターのビットレート・クロック (sclk_out) の最大周波数は、SPIマスタークロック (l4_main_clk) の周波数の半分です。これによりシフト制御ロジックは、sclk_outの一方のクロックエッジでデータをキャプチャーし、反対側のエッジでデータを伝播することができるようになります。sclk_outラインは、アクティブな転送が進行中の場合にのみトグルします。それ以外の場合は、動作しているシリアルプロトコルで定義されている非アクティブな状態で維持されます。†
sclk_outの周波数は、次の計算式によって取得することができます。この式において、<SPI clock> は、マスターモジュールおよびスレーブモジュールのl4_main_clkです。†
Fsclk_out = F<SPI clock> / SCKDV |
SCKDVは、レジスターBAUDRのビット・フィールドであり、2から65,534の範囲の任意の偶数値を保持します。SCKDVが0の場合、sclk_outは無効になっています。†
次の計算式は、ビットレート・クロックsclk_outとSPIマスター・ペリフェラル・クロックの周波数比における制約を示しています。SPIマスター・ペリフェラル・クロックは、オフチップ・マスター・クロックの少なくとも2倍である必要があります。†
SPIマスター・ペリフェラル・クロック |
---|
Fl4_main_clk >= 2 x (最大 Fsclk_out) † |