インテルのみ表示可能 — GUID: myu1481130518621
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: myu1481130518621
Ixiasoft
19.5.6.2.1. 例1: 送信FIFOのウォーターマーク・レベル = 64
以下のように仮定し、この例を検討します。†
DMAバースト長 = FIFO_DEPTH - DMATDLR
この場合、DMAバースト内で転送されるデータアイテムの数は、送信FIFOバッファーの空きスペースに等しくなります。
次の内容を考察します。
- 送信FIFOのウォーターマーク・レベル = DMATDLR = 64 †
- DMAバースト長 = FIFO_DEPTH - DMATDLR = 192 †
- SPI送信におけるFIFO_DEPTH = 256 †
- ブロック・トランザクション・サイズ = 960 †
図 96. 送信FIFOのウォーターマーク・レベル = 64
必要なバースト・トランザクションの数は、ブロックサイズをバーストあたりのデータアイテム数で割った値に等しくなります。
ブロック・トランザクション・サイズ/DMAバースト長 = 960/192 = 5
DMAブロック転送内のバースト・トランザクションの数は5ですが、ウォーターマーク・レベルであるDMATDLRが極めて低いため、送信FIFOバッファーにデータが残されていない際にSPIシリアル送信ラインでデータの送信が必要になる可能性が高くなります。これは送信アンダーフローの状態です。これは、FIFOバッファーが空になる前にDMA要求を処理する時間がDMAになかったことにより発生します。