インテルのみ表示可能 — GUID: dry1481129091944
Ixiasoft
インテルのみ表示可能 — GUID: dry1481129091944
Ixiasoft
4. キャッシュ・コヒーレンシー・ユニット
CCUは、コヒーレンシー・インターコネクト、キャッシュ・コヒーレンシー・コントローラー (CCC)、および分散仮想メモリー (DVM) のサポートで構成されます。
インテル® Agilex™ ハード・プロセッサー・システム (HPS) のキャッシュ・コヒーレンシー・ユニット (CCU) は、共有されるデータの一貫性を保証します。HPS内およびFPGAロジックに組み込まれている専用のマスター・ペリフェラルは、CCUを介してコヒーレント・メモリーにアクセスします。システム・インターコネクトからのキャッシュ可能なトランザクションは、CCUにルーティングされます。
CCUは、 ARM® Cortex® -A53 MPCore™ キャッシュ・サブシステムとのI/Oコヒーレンシーを提供します。I/Oコヒーレンシーは1方向のコヒーレンシーとも呼ばれます。これにより、HPSペリフェラルとFPGAマスター (I/Oマスター) は、 Cortex® -A53 MPCore™ プロセッサーのコアと同じ、システムメモリーの一貫したビューを認識できるようになります。CCUには、エラー保護ロジックおよび、コヒーレント・アクセス時の最適なパフォーマンスを実現するロジックも含まれています。 CCU内のコヒーレント・エージェント・インターフェイス (CAI) は、非コヒーレント・インターコネクトを介して非コヒーレントなアクセスをアドレス指定されているスレーブポートに転送します。
次のマスターポートがCCUにインターフェイス接続します。
- Cortex® -A53 MPCore™ プロセッサー
- FPGA-to-HPSブリッジ
- 変換制御ユニット (TCU) (SMMUの一部)
- システム・インターコネクトにインターフェイス接続するHPSペリフェラルI/Oマスターポート
- EMAC0/1/2
- USB0/1
- DMA
- SD/MMC
- NAND
- エンベデッド・トレース・ルーター (ETR)
- HPS2FPGAポート
- 外部SDRAMメモリー
- オンチップRAM
- 汎用割り込みコントローラー (GIC)
- ペリフェラル・スレーブおよびマスターCSRスレーブポート
- SDRAMレジスターグループ