インテルのみ表示可能 — GUID: ihc1481129221891
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: ihc1481129221891
Ixiasoft
3.5.3.2. 変換の一致プロセス
ARMv8-Aアーキテクチャーは、異なる変換が行われる仮想アドレス空間の複数のマッピングをサポートします。TLBエントリーには必要なコンテキスト情報がすべて格納されているため、一致が容易になります。また、TLBのフラッシュ、コンテキストまたは仮想マシンの切り替えを防ぎます。
各TLBエントリーには、仮想アドレス、ブロックサイズ、物理アドレス、およびメモリータイプとアクセス許可を含むメモリー・プロパティーのセットが含まれています。各エントリーは、特定のアプリケーション・スペースID (ASID) に関連付けられている、もしくはすべてのアプリケーション・スペースに対してグローバルです。
TLBエントリーには、非セキュアEL0およびEL1からのアクセスに対する仮想メモリーID (VMID) を格納するフィールドも含まれています。TLBエントリーのメモリー空間識別子は、要求が次のいずれの位置で発生したかを記録します。
- EL3 (EL3がAArch64実行状態の場合)
- 非セキュアEL2例外レベル
- セキュアおよび非セキュアEL0またはEL1、およびEL3 (EL3がAArch32実行状態の場合)
TLBエントリーの一致は、次の場合に発生します。
- 仮想アドレスが要求されているアドレスのものと一致する
- メモリー空間が要求のメモリー空間の状態と一致する。メモリー空間は次の4つの値のいずれかになります。
- セキュアEL3 (EL3がAArch64実行状態の場合)
- 非セキュアEL2
- セキュアEL0またはEL1、およびEL3 (EL3がAArch32実行状態の場合)
- 非セキュアEL0またはEL1
- ASIDが、CONTEXTIDR、TTBR0、またはTTBR1レジスターに保持されている現在のアプリケーション・スペースIDに一致する、もしくはエントリーがグローバルとしてマークされている
- VMIDが、VTTBRレジスターに保持されている現在のVMIDに一致する
注: EL2またはAArch64 EL3から発生している要求の場合、ASIDとVMIDの一致は無視されます。
注: 非セキュアEL0またはEL1から発生していない要求の場合、VMIDの一致は無視されます。