インテルのみ表示可能 — GUID: ypg1549927332621
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: ypg1549927332621
Ixiasoft
6.2. システム・インターコネクトのクロック
クロック・マネージャーは、システム・インターコネクトのクロックを駆動します。システム・インターコネクトのクロックは、ハードウェアでシーケンス管理されるインターコネクト・クロック・グループの一部です。ドメイン内のクロックはすべて、互いに同期しています。
メインドメインは、インターコネクト内の最大の同期ドメインであり、データパスのほとんどを含みます。メインドメインは通常、単一のフリーランニングのクロックと、イネーブルを備える分周クロックで構成されます。メインドメインのリセットは、クロックグループによって異なります。次の表のクロックグループはそれぞれ、単一のリセットを使用します。異なるグループと交差するパスは、非同期のリセットドメインにも交差します。
グループ | クロック | クロック分周器 | リセット | 用途 |
---|---|---|---|---|
main | l3_main_free_clk | - | l3_rst_n | ほとんどのインターコネクト・データパスのクロックとして使用されます |
l4_main_clk | 1 | DMACおよびSPI | ||
l4_mp_clk | 2 | EMAC、SDMMC、NAND、USB、ECC | ||
l4_sp_clk | 4 | L4_SPバス | ||
l4_sys_clk | 4 | L4_SYSバス | ||
syscfg | l4_sys_clk | 4 | syscfg_rst_n | L4_SHRバスおよびL4_SECバス |
dbg | cs_at_clk | 1 | dbg_rst_n | CoreSight |
cs_pdbg_clk | 2 | CoreSight |
HPS-to-FPGAドメインは、HPS-to-FPGAブリッジによってのみ使用されます。FPGAは、HPS-to-FPGAクロックを駆動します。このクロックは、他のすべてのクロックと非同期です。
クロック | リセット |
---|---|
h2f_axi_clock | h2f_axi_reset |
Lightweight HPS-to-FPGAドメインは、Lightweight HPS-to-FPGAブリッジによってのみ使用されます。FPGAは、Lightweight HPS-to-FPGAクロックを駆動します。このクロックは、他のすべてのクロックと非同期です。
クロック | リセット |
---|---|
h2f_lw_axi_clock | h2f_lw_axi_reset |