インテルのみ表示可能 — GUID: mja1481130357915
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: mja1481130357915
Ixiasoft
17.7.8.1. TX LPIモードの開始と終了
省電力型イーサネット (EEE) の機能をEMACで利用することができます。これを使用するには、EMACの初期化時に次の手順を実行します。
- MDIOインターフェイスを介してPHYレジスターを読み出し、リモートエンドにEEEの機能があるかを確認後、タイマーの値をネゴシエートします。†
- MDIOインターフェイスを介してPHYレジスターをプログラミングします (LPIモードでRXクロックを停止するか否かをPHYに示すRX_CLK_stoppableビットを含む)。†
- レジスター13 (LPI Timers Control Register) のビット [16:5] (LST) およびビット [15:0] (TWT) をプログラミングします。†
- MDIOインターフェイスを使用してPHYチップのリンクステータスを読み出し、それに応じてレジスター12 (LPI Control and Status Register) のビット17 (PLS) を更新します。この更新は、PHYのリンクステータスが変化するたびに行う必要があります。†
- レジスター12 (LPI Control and Status Register) のビット16 (LPIEN) を設定し、MACをLPI状態にします。MACは、進行中の送信が完了したらLPIモードに入り、ビット0 (TLPIEN) を設定します。†
注: TX FIFOバッファーでキューに入っているすべてのフレームの送信を完了した後にのみMACがLPI状態に入るようにするには、レジスター12 (LPI Control and Status Register) のビット19 (LPITXA) を設定する必要があります。†注: LPI状態の際に送信クロックをオフにするには、sbd_tx_clk_gating_ctrl_o信号をクロック入力のゲーティングに使用します。†注: システムのほかの部分へのCSRクロックまたは電力をLPI状態の際に切断するには、レジスター12 (LPI Control and Status Register) のTLPIEN割り込みが生成されるのを待機する必要があります。LPI状態を終了する場合は、ステップ6 を実行する前にクロックを再開します。†
- レジスター12 (LPI Control and Status Register) のビット16 (LPIEN) をクリアし、MACのLPI状態を解除します。†
MACは、ビット [15:0] (TWT) でプログラムされている時間を待機した後に、TLPIEX割り込みステータスビットを設定して送信を再開します。†