インテルのみ表示可能 — GUID: hrh1481130230029
Ixiasoft
インテルのみ表示可能 — GUID: hrh1481130230029
Ixiasoft
17.5.2. タイムスタンプ・インターフェイス
各EMACは、それぞれの内部タイムスタンプを出力として提供します。一部のアプリケーションでは、FPGAファブリックでイーサネット・タイムスタンプにアクセスすることは効果的な手段になります。その場合、各EMACからのタイムスタンプ出力は、clk_ptp_ref_iクロックドメインでサンプリングされ、FPGAファブリックにシリアルにシフトアウトされます。FPGAでシリアル・タイムスタンプが使用されている場合は、PTPタイムスタンプ・クロックは、FPGAファブリックから提供されるように選択する必要があります。
タイムスタンプのクロック・リファレンスを提供するほかに、FPGAでは、各EMACモジュールからの1秒あたりのパルス出力を監視し、それぞれの補助タイムスタンプ・タイマーからスナップショットをトリガーすることができます。
次の表は、各EMACモジュールとの間のEMAC-FPGA IEEE1588タイムスタンプ・インターフェイス信号を示しています。
信号名 | 幅 | 方向 | 説明 | 入力のデフォルト値 | 推奨されるタイオフ |
---|---|---|---|---|---|
emac_ptp_ref_clk | 1 | 入力 | ファブリックからのタイムスタンプPTPクロック・リファレンス ファブリックでタイムスタンプ・キャプチャー・インターフェイスを実装している際の、各EMACに対するPTPクロック・リファレンスとして使用されます。タイムスタンプ・クロックは、3つのEMACすべてに共通です。このクロックの周波数は最大100MHzです。 |
1'b1 | プルアップ |
s2f_emac<2:0>_ptp_tstmp_en | 1 | 出力 | タイムスタンプ・シリアル・インターフェイス・イネーブル 各EMACのローカル・タイムスタンプがサンプリングされると、シリアルにシフトされるデータ64ビットの最初のビットでイネーブル信号が提供されます。f2h_emac_ptp_ref_clkに同期しています。 |
— | — |
s2f_emac<2:0>_ptp_tstmp_data | 1 | 出力 | タイムスタンプ・シリアル・インターフェイス・データ 64ビットのサンプリングされたタイムスタンプは、EMACからFPGAファブリックにシリアルにシフトされます。イネーブルは最初のビットでのみアサートされます。転送される最初のビットは、サンプリングされたptp_timestamp[63:0] の最下位ビット、すなわちptp_timestamp[0] です。 |
— | — |
emac<2:0>_ptp_pps_o | 1 | 出力 | 1秒あたりのパルス出力 この信号は、レジスター459 (PPS Control Register) で選択されているPPSモードに基づきアサートされます。それ以外の場合は、このパルス信号は秒カウンターが増加するたびにアサートされます。この信号は、f2h_emac_ptp_ref_clkに同期しており、 FPGAクロックがタイムスタンプ・リファレンスとして使用されている場合にのみサンプリング可能です。 |
— | — |
emac<2:0>_ptp_aux_ts_trig_i | 1 | 入力 | 補助タイムスタンプ・トリガー この信号をアサートして、時間の補助スナップショットを取得します。この内部信号の立ち上がりエッジを使用し、補助スナップショットをトリガーします。信号は内部でclk_ptp_ref_iに同期されるため、3サイクルの追加遅延が発生します。この入力は非同期入力であり、アサート期間は、サンプリングされるPTPアクティブ・クロックの2つ分よりも長くなければなりません。 |
1'b0 | プルダウン |
各EMACは、内部または外部のいずれかのタイムスタンプ・リファレンスをサポートします。また、EMAC0には、EMAC1およびEMAC2にタイムスタンプを提供するマスターになるオプションがあります。このコンフィグレーションの場合、EMAC0は、システム・マネージャーで内部タイムスタンプ生成を選択するようにプログラミングし、EMAC1およびEMAC2は、外部タイムスタンプ生成を選択するようにプログラミングする必要があります。