インテルのみ表示可能 — GUID: hlk1481130592565
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: hlk1481130592565
Ixiasoft
20.5.1.1. 初期のコンフィグレーション
I2Cコントローラーをスレーブとして使用するには、次の手順を行います。†
- IC_ENABLEレジスターのビット0に0を書き込み、I2Cコントローラーを無効にします。†
- IC_SARレジスター (ビット9:0) に書き込み、スレーブアドレスを設定します。これは、I2Cコントローラーが応答するアドレスです。†
注: I2Cコントローラーのスレーブアドレスのリセット値は0x55です。0x55をスレーブアドレスとして使用している場合は、この手順を問題なく省略することができます。
- IC_CONレジスターに書き込み、サポートされるアドレス指定のタイプを指定します (7ビットまたは10ビット。ビット3を設定)。ビット6 (IC_SLAVE_DISABLE) に0、およびビット0 (MASTER_MODE) に0を書き込み、I2Cコントローラーをスレーブ専用モードで有効にします。†
注: スレーブとマスターには、7ビットまたは10ビット・アドレスのアドレス指定から同じタイプをプログラミングする必要はありません。例えば、スレーブを7ビットのアドレス指定、マスターを10ビットのアドレス指定 (またはその逆) でプログラミングすることが可能です。†
- IC_ENABLEレジスターのビット0に1を書き込み、I2Cコントローラーを有効にします。†
注: I2CバスがIDLE状態の際にのみ、I2Cスレーブのリセットを解除することが推奨されます。バス上で転送が進行している際にリセットをデアサートすると、SDAとSCLの同期に使用される内部フリップフロップが、リセット値の1からバス上の実際の値にトグルします。このシナリオにおいて、SCLが1の際にSDAが1から0にトグルし、誤ったSTART条件がI2Cスレーブで検出された場合は、I2CをIC_SLAVE_DISABLE = 1およびIC_MASTER_MODE = 1でコンフィグレーションすると、スレーブ・インターフェイスはリセット後に無効になります。次に、内部SDAとSCLがバス上の値に同期した後で、IC_CON[0] = 0およびIC_CON[6] = 0をプログラミングし、スレーブ・インターフェイスを有効にすることができます。これには、リセットのデアサート後、ic_clkで約6サイクルが必要です。†