インテルのみ表示可能 — GUID: llf1481130541802
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: llf1481130541802
Ixiasoft
20.3. I2Cコントローラーの信号の説明
I2Cコントローラーのすべてのインスタンスは、ピンのマルチプレクサーを介して外部ピンに接続します。ピンの多重化により、すべてのインスタンスが同時に独立して機能することが可能になります。ピンはプルアップ抵抗に接続する必要があります。また、I2Cバスの静電容量は400pFを超えることはできません。
I2Cのインスタンスは5つあり、それらをHPS I/Oピンにルーティングすることができます。そのうち3つのI2Cモジュールは、HPS内の3つのイーサネット・メディア・アクセス・コントローラーによってPHYの管理に使用することができます。
信号名 | 幅 | 方向 | 説明 | 入力のデフォルト値 | 推奨されるタイオフ |
---|---|---|---|---|---|
I2C<1:0>_SCL | 1 | 双方向 | シリアルクロック | --- | プルアップ |
I2C<1:0>_SDA | 1 | 双方向 | シリアルデータ | --- | プルアップ |
信号名 | 幅 | 方向 | 説明 | 入力のデフォルト値 | 推奨されるタイオフ |
---|---|---|---|---|---|
i2c<1:0>_scl_i | 1 | 入力 | 着信I2Cクロックソース。これは入力SCL信号です。 | 1'b1 | プルアップ |
i2c<1:0>_scl_oe | 1 | 出力 | 発信I2Cクロックイネーブル。出力SCL信号です。この信号は論理的に反転され、HPSペリフェラル・クロックに同期しています。 | --- | プルアップ |
i2c<1:0>_sda_i | 1 | 入力 | 着信I2Cデータ。これは入力SDA信号です。 | 1'b1 | プルアップ |
i2c<1:0>_sda_oe | 1 | 出力 | 発信I2Cデータイネーブル。出力SDA信号です。この信号は論理的に反転され、HPSペリフェラル・クロックに同期しています。 | --- | プルアップ |
s2f_i2c<1:0>_irq | 1 | 出力 | 割り込み | --- | --- |
図 100. FPGAファブリックにおけるI2Cインターフェイス
上の図は、alt_iobuffを備えるFPGAファブリックのI2Cインターフェイスの一般的な接続を示しています。
I2Cのクロックとデータにおいて、外部IOピンはオープンドレイン接続です。出力イネーブルのi2c<#>_sda_oeおよびi2c<#>_clk_clkがアサートされると、外部信号はグランドに駆動されます。