インテルのみ表示可能 — GUID: xdk1481129372198
Ixiasoft
インテルのみ表示可能 — GUID: xdk1481129372198
Ixiasoft
7.3. FPGA-to-HPS ブリッジ
FPGA-to-HPSブリッジは、HPS内のペリフェラルに対するFPGAからのアクセスを提供します。このアクセスは、FPGAファブリックに実装されているマスターすべてで使用可能です。FPGAファブリックに公開されるブリッジスレーブをコンフィグレーションし、128、256、512ビットのデータ幅のACE-Liteプロトコルをサポートすることができます。
FPGA-to-HPSブリッジは、プラットフォーム・デザイナーおよびIP Catalogで利用可能なHPSコンポーネント・パラメーター・エディターでコンフィグレーションすることができます。FPGAマスターは、AXIバスでユーザービットを使用する、もしくはプラットフォーム・デザイナーでインターフェイスのターゲットを選択することで、CCUまたはSDRAMのいずれかをトランザクションのターゲットとして選択します。詳細は、インテルAgilexハード・プロセッサー・システム・コンポーネント・リファレンス・マニュアルを参照してください。
ブリッジのプロパティー | 値 |
---|---|
データ幅7 |
128、256、または512ビット |
クロックドメイン |
f2h_axi_clock (最大400MHz) |
アドレス幅 |
40ビット |
ID幅 |
5ビット |
許容される読み出し |
16トランザクション |
許容される書き込み |
16トランザクション |
許容合計 |
16トランザクション |
- FPGA-to-HPSブリッジは、FPGA-to-CCUおよびFPGA-to-SDRAMのトラフィックに使用できません。
- MPFEはリセットに維持されます。
- SDRAM ECCは使用することができません。ただし、ソフトロジックを使用して、SDRAMトラフィックをECCで保護することが可能です。
- FPGA-to-SDRAMのアクセスは、FPGAの他のIO96またはIO96のペアと同様の方法で管理されます。
- SoCからSDRAMのパスは、HPS-to-FPGAポートを介してFPGAにルーティングされます。これにより、FPGAでSDRAM帯域幅の割り当て、およびSDRAMトラフィックのインライン暗号化を制御できるようになります。
セクションの内容
FPGA-to-HPS MPFEスイッチ
FPGA-to-HPSファブリック・バイパス・マルチプレクサー
FPGA-to-HPSブリッジの信号
FPGA-to-HPSの制約
FPGA-to-HPS トランザクション例