インテルのみ表示可能 — GUID: ose1481129766291
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: ose1481129766291
Ixiasoft
11.3.5. ソフトウェアでシーケンス化されるクロック
ソフトウェアでシーケンス化されるクロックグループには、MPUクロックおよびインターコネクト・ クロックで対応されないペリフェラルへの追加クロックが含まれます。次の図は、外部バイパス・マルチプレクサー、ハードウェアで管理される外部カウンターと分周器、およびクロックゲートを示しています。
図 32. ペリフェラル・クロック
EMACコアは3つあり、250MHzまたは50MHzのクロック・リファレンスの非常に厳しい要件を備えています。PLL0の周波数が250MHzの倍数 (例えば1.5GHz) の場合に、PLL0からEMACのクロックを駆動することで、PLL1におけるVCOのクロック周波数の柔軟性が向上します。さらに、必要なPLLクロック出力を最小限に抑えるには、emac_clkaを250MHz、emac_clkbを50MHzにし、250MHzまたは50MHzを選択してそれぞれのEMACコアをソフトウェアでコンフィグレーションできるようにします。
システムクロック名 | 周波数 | ブート周波数 | 説明 |
---|---|---|---|
emac{0、1、2}_clk | PLL C2またはPLL C3 | boot_clk | EMACのクロック。250MHz、もしくは250MHzのemac_clkと50MHzのemacb_clkに固定されます。 |
emac_ptp_clk | PLL C3 | boot_clk | EMAC PTPタイムスタンプ・クロックのクロック |
gpio_db_clk | PLL C3への125Hz | boot_clk | GPIOデバウンスクロックのクロック |
sdmmc_clk | PLL C3 | boot_clk | SDMMCのクロック |
h2f_user0_clock | PLL C2 | boot_clk | FPGAのクロック・リファレンス |
h2f_user1_clock | PLL C2 | boot_clk | FPGAのクロック・リファレンス |