インテルのみ表示可能 — GUID: pay1481130594174
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: pay1481130594174
Ixiasoft
20.5.1.3. シングルバイトでのスレーブ受信機の動作
I2Cコントローラーは、バス上の別のI2CマスターデバイスがそのI2Cコントローラーをアドレス指定してデータを送信している場合に、スレーブ受信機として機能します。これには、次の内容が発生します。†
- 別のI2Cマスターデバイスが、IC_SARレジスターにあるI2Cコントローラーのスレーブアドレスに一致するアドレスでI2C転送を開始します。†
- I2Cコントローラーは送信されたアドレスを確認して転送の方向を特定し、I2Cコントローラーがスレーブ受信機として機能することを示します。†
- I2Cコントローラーは送信されたバイトを受信し、それを受信バッファーに配置します。†
注: バイトがプッシュされた際にRX FIFOがデータで完全に満たされている場合は、オーバーフローが発生します。また、I2Cコントローラーは後続のI2C転送を続行します。NACKが生成されないため、ソフトウェアでは、I2Cコントローラーによって示されるオーバーフロー (IC_INTR_STATレジスターのR_RX_OVERビット) を認識し、データの損失から回復する適切なアクションを実行する必要があります。そのため、ソフトウェアには、オーバーフローの前にRX FIFOを処理するリアルタイムの制約があります。リモートで送信しているマスターにプレッシャーを再適用する方法はありません。†
- I2Cコントローラーは、RX_FULL割り込み (IC_RAW_INTR_STAT[2] レジスター) をアサートします。†
IC_INTR_MASK[2] レジスターが0に設定されている、もしくはIC_TX_TLが0よりも大きな値に設定されていることによりRX_FULL割り込みがマスクされている場合は、CPUで定期的にIC_STATUSレジスターの読み出しを行うことが推奨されます。IC_STATUSレジスターの読み出しでビット3 (RFNE) が1に設定されている場合は、RX_FULL割り込みがアサートされている場合と同等であるとしてソフトウェアで処理する必要があります。†
- ソフトウェアでは、IC_DATA_CMDレジスター (ビット7:0) からバイトを読み出すことが可能です。†
- 現在のマスターデバイスでは、RESTART条件を発行してI2Cバスを保持する、もしくはSTOP条件を発行してバスを解放することができます。†