インテルのみ表示可能 — GUID: wdm1481130013106
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: wdm1481130013106
Ixiasoft
16.4.2.2.1. レジスターのロックによって保留中のコマンドの受け入れ
cmdレジスターのstart_cmdビットを設定してコマンドスタートを発行すると、コマンドがCIUに受け入れられるまで、次のレジスターに再度書き込みを行うことはできません。†
- コマンド (cmd)†
- コマンド引数 (cmdarg)†
- バイト数 (bytcnt)†
- ブロックサイズ (blksiz)†
- クロック分周器 (clkdiv)†
- クロックイネーブル (clkena)†
- クロックソース (clksrc)†
- タイムアウト (tmout)†
- カードタイプ (ctype)†
CIUがコマンドを受け入れると、ハードウェアはstart_cmdビットをリセットします。このロック時間中にホストがこれらのレジスターのいずれかに書き込みを試みた場合、その書き込みは無視され、Raw Interrupt Status (rintsts) レジスターのHardware Lock Write Error (hle) ビットが1に設定されます。さらに、割り込みが有効になっており、ハードウェア・ロック・エラーに対してマスクされていない場合は、割り込みがホストに送信されます。†
コマンドが受け入れられると、次の条件で、CIU (コマンドキューの深さは1) に別のコマンドを送信することができます。†
- 前のコマンドがデータ転送コマンドではない場合は、前のコマンドが完了すると、新しいコマンドがSD/MMC/CE‑ATAカードに送信されます。†
- 前のコマンドがデータ転送コマンドであり、新しいコマンドに対してcmdレジスターのWait Previous Data Complete (wait_prvdata_complete) ビットが1に設定されている場合、新しいコマンドは、データの転送が完了した際にのみSD/MMC/CE‑ATAカードに送信されます。†
- wait_prvdata_completeビットが0の場合は、前のコマンドが送信されるとすぐに、新しいコマンドがSD/MMC/CE‑ATAカードに送信されます。この機能は通常、前のデータ転送を停止または中断する、もしくはデータ転送の途中でカードのステータスを照会する場合に使用します。†