インテルのみ表示可能 — GUID: xjt1521727542908
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: xjt1521727542908
Ixiasoft
B.6.1. Quad SPIフラッシュ・コントローラーのセットアップ
Quad SPIコントローラーのセットアップ手順を次に示します。
- 保留中の動作が完了するまで待機します。
- cfgレジスターのQuad SPI Enable (en) フィールドでQuad SPIコントローラーを無効にします。
- devrdレジスターのinstwidthフィールドを、間接書き込みまたは読み出し、および直接書き込みまたは読み出しに使用する命令タイプで更新します。
- devrdレジスターのMode Bit Enable (enmodebits) ビットが有効になっている場合は、Mode Bit (modebit) レジスターを更新します。
- devszレジスターを必要に応じて更新します。
初期化後に、このレジスターの一部またはすべてが更新される場合があります。アドレスバイト数は、読み出しおよび書き込みの実行に必要な重要なコンフィグレーション設定です。書き込みを行うには、ページあたりのバイト数が必要です。デバイスブロックあたりのバイト数は、書き込み保護機能が使用されている場合にのみ必要です。
- Device Delay (delay) レジスターを更新します。
このレジスターによりユーザーは、各フラッシュアクセス後のチップセレクトの駆動を調整することができます。各デバイスは、異なるタイミング要件を備えている場合があります。シリアルクロックの周波数が上がると、これらのタイミング要件はより重要になります。このレジスターで指定される数値は、qspi_ref_clkクロックの周期に基づいています。例えば、一部のデバイスでは、スレーブセレクトがデアサートされた後、それを再度アサートするまでに最低50ns時間が必要です。デバイスが100MHzで動作している場合は、クロック周期が10nsであるため、40nsが追加で必要になります。qspi_ref_clkクロックが400MHz (2.5ns周期) で動作している場合は、delayレジスターのClock Delay for Chip Select Deassert (nss) フィールドの値に少なくとも16を指定します。
- remapaddrレジスターを必要に応じて更新します。
このレジスターは、ダイレクト・アクセス・モードにのみ影響します。
- 書き込み保護が必要な場合は、書き込み保護レジスター (wrprot、lowwrprot、uppwrprot) を設定し、有効にします。
- irqmaskレジスターを介して必要な割り込みを有効にします。
- cfgレジスターのbauddivフィールドを設定し、ターゲットデバイスに必要なクロック周波数を定義します。
- 自動入力される値を変更する必要がある場合は、Read Data Capture (rddatacap) レジスターを更新します。
このレジスターは、読み出しデータのキャプチャーを遅延します。これは、デバイスからQuad SPIコントローラーへの読み出しデータパスが長く、デバイスのクロック周波数が高い場合に有効です。
- cfgレジスターのenフィールドでQuad SPIコントローラーを有効にします。