インテルのみ表示可能 — GUID: yii1549923908894
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: yii1549923908894
Ixiasoft
6.1.2.2. トランザクションの特権
システム・インターコネクトは、トランザクションに対して特権 (スーパーバイザー) および非特権 (ユーザー) の2つのレベルの特権をサポートします。特権は、システム・インターコネクト上のすべてのマスターでサポートされています。特権は、書き込みでのみ適用されます。非特権マスターから特権スレーブへの書き込みは、エラーになります。読み出しに特権の要件はありません。
AXIは、A*PROT[0]ビットを介して特権をサポートします。他のバスプロトコルもまた、同様のサポートを備えている場合があります。
マスター | 特権ビット | 特権状態 | 非特権状態 | ソース |
---|---|---|---|---|
AXI-AP | A*PROT[0] | 1 | 0 | AXI-APによって駆動されます |
CCU_IOS | A*PROT[0] | 1 | 0 | CCUによって駆動されます (MPUおよびFPGA2HPSから転送されます) |
DMAC | A*PROT[0] | 1 | 0 | DMAコントローラーによって駆動されます |
EMACx | A*PROT[0] | 1 | 0 | システム・マネージャーによって駆動されます |
EMAC_TBU | A*PROT[0] | 1 | 0 | TBUによって駆動されます (EMACまたはページテーブル属性から転送されます) |
ETR | A*PROT[0] | 1 | 0 | ETRによって駆動されます |
ETR_TBU | A*PROT[0] | 1 | 0 | TBUによって駆動されます (ETRまたはページテーブル属性から転送されます) |
NAND | A*PROT[0] | 1 | 0 | システム・マネージャーによって駆動されます |
SD/MMC | H*PROT[0] | 1 | 0 | システム・マネージャーによって駆動されます |
USB | H*PROT[0] | 1 | 0 | システム・マネージャーによって駆動されます |
IO_TBU | A*PROT[0] | 1 | 0 | TBUによって駆動されます (ページテーブル属性から転送されます) |
SDM_TBU | A*PROT[0] | 1 | 0 | TBUによって駆動されます (ページテーブル属性から転送されます) |
スレーブ | レベル | プログラミング可能 (はい/いいえ) |
---|---|---|
L4_AHB | 特権 | はい |
L4_MAIN | 特権 | はい |
L4_MP | 特権 | はい |
L4_SP | 特権 | はい |
L4_ECC | 特権 | いいえ |
L4_SEC | 特権 | いいえ |
L4_SHR | 特権 | いいえ |
L4_SYS | 特権 | いいえ |
L4_SYS_GENTS | 特権 | はい |
TCU_s | 特権 | はい |
CCU_IOM | 非特権 | いいえ |
APB-DAP | 非特権 | いいえ |
L4_NOC | 特権 | いいえ |
LWHPS2FPGA | 特権 | はい |
HPS2FPGA | 特権 | はい |
STM | 非特権 | いいえ |