インテルのみ表示可能 — GUID: bni1481130345254
Ixiasoft
インテルのみ表示可能 — GUID: bni1481130345254
Ixiasoft
17.6.9.1. クロック構造
- l4_mp_clkクロック
- EMAC RXクロック
- EMAC TXクロック
- clk_ptp_ref
インターフェイスに応じて、異なるクロックドメインが使用されます。
- DMAマスター・インターフェイスがEMACパケット転送に使用されている場合、l4_mp_clkがAXIバスとCSRレジスター・インターフェイスのクロックソースとして使用されます。このクロックドメインは完全に同期しています。
- RX FIFO RAMおよびTX FIFO RAMは、l4_mp_clkで駆動されます。
- MDIOインターフェイスのクロックドメインは、l4_mp_clkから提供されるCSRクロックから派生します。MDCクロックの周波数は通常、1から2.5MHzですが、このデザインではより高速なMDC周波数がサポートされています。
- EMACには、RXデータパス、TXデータパス、およびタイムスタンプ・インターフェイスが含まれており、これらはすべて個別のクロックドメインで実行されます。
- RXデータパスは、EMAC RXクロックドメインにあります。
- TXデータパスは、EMAC TXクロックドメインにあります。
- タイムスタンプ・インターフェイスは、clk_ptp_refクロックドメインにあります。
タイムスタンプのクロックドメインには、内部タイムスタンプを有効にしてEMAC0をタイムスタンプ・マスターとし、他の2つのEMACをEMAC0から生成されるタイムスタンプを使用するタイムスタンプ・スレーブにする機能があります。
次の図に、EMACモジュールのクロックドメインの概要を示します。
次の表に、EMACのクロック入力とクロック出力をまとめます。
クロック | 入力/出力 | 周波数 | ソース | 説明 |
---|---|---|---|---|
l4_mp_clk | 入力 | 200MHz | クロック・マネージャー | DMAバス・インターフェイス、CSRインターフェイス、ECC FIFO RAMのアプリケーション・クロック |
clk_ptp_ref | 入力 | 最大100MHz | クロック・マネージャーまたはFPGAファブリック | この信号は、クロック・マネージャーまたはFPGAファブリックからのPTPリファレンス・クロックをソースとして使用します。ソースは、システム・マネージャー・モジュールのemac_globalレジスターのptp_clk_selビットで選択することができます。このビットがクリアされている場合は、emac_ptp_clkが選択され、このビットが設定されている場合は、f2h_ptp_ref_clkが選択されます。 |
emac*_clk | 入力 | クロック・マネージャーでプログラミングされている分周の値に応じて変化します。 | クロック・マネージャーからの入力 | この信号はクロック・マネージャー・モジュールでコンフィグレーションされ、有効にすることで、clk_tx_in信号およびclk_rx int信号を TXクロックドメインおよびRXクロックドメインへ駆動することができます。 |
clk_tx_i | 入力 | MIIモードでのみ、100Mbpsおよび10Mbpsでそれぞれ25MHzまたは2.5MHzのクロックソースとして使用されます。 | FPGAファブリックI/Oからの入力 | この信号は、MIIモードでのみTXリファレンス・クロックとして使用されます。
注: このクロックでは、2.5MHzと25MHz間のグリッチのない切り替えを行うことが可能である必要があります。
|
phy_clk_rx_i | 入力 |
|
このクロック入力は、FPGAへ駆動される、または、外部PHYからのHPS I/O入力によって駆動されます。 | RMIIを除くすべてのモードにおいて、このクロック信号は、RX PHY入力クロックです。 RMIIモードの場合、この入力は、ボードまたはphy_txclk_oからの50MHzのリファレンス・クロック (REF_CLK) であり、分周することで、データパスクロックのemac*_clk_rx_i信号およびemac*_clk_tx_i信号が生成されます。これらのデータパスクロックは、10Mbpsモードで動作している場合は2.5MHz、100Mbpsモードで動作している場合は25MHzです。 |
phy_txclk_o | 出力 | 125、50、25、または2.5MHz | HPS内部clk_tx_intからHPS I/Oへ、またはFPGAファブリックからのものです。 | この信号は、PHYへのTX出力クロックです。 RMIIモードでは、この信号でリファレンス・クロック (100M/10Mbpsで50MHz) を提供することができます。 |