インテルのみ表示可能 — GUID: zic1481129395131
Ixiasoft
インテルのみ表示可能 — GUID: zic1481129395131
Ixiasoft
7.5. Lightweight HPS-to-FPGAブリッジ
Lightweight HPS-to-FPGAブリッジは、FPGAファブリックへの低パフォーマンス・インターフェイスを提供します。このインターフェイスは、ソフト・ペリフェラルのコントロールおよびステータスレジスターへのアクセスに役立ちます。このブリッジは、2MBのアドレススペースと、FPGAファブリックに実装されているロジック、ペリフェラル、およびメモリーへのアクセスを提供します。 Cortex*-A53 MPCoreプロセッサー、ダイレクト・メモリー・アクセス (DMA) コントローラー、およびデバッグ・アクセス・ポート (DAP) では、Lightweight HPS-to-FPGAブリッジを使用してFPGAファブリックまたはNoCのレジスターにアクセスすることができます。
Lightweight HPS-to-FPGAブリッジは、32ビットの固定データ幅を備えています。
Lightweight HPS-to-FPGAブリッジは、FPGAファブリックへの二次的な低パフォーマンス・マスター・インターフェイスとして使用します。幅が固定されており、アドレススペースが小さいため、Lightweightブリッジは、FPGAペリフェラルへのメモリーマッピングされたレジスターアクセスなどの低帯域幅トラフィックに効果的です。この手法により、高性能なHPS-to-FPGAブリッジからトラフィックを分離し、レジスターアクセスのレイテンシーと全体的なシステム・パフォーマンスを改善することができます。
ブリッジのプロパティー | 値 |
---|---|
データ幅 |
32ビット |
クロックドメイン |
h2f_lw_axi_clock (最大200MHz) |
アドレス幅 |
32ビット |
ID幅 |
4ビット |
許容される読み出し |
16トランザクション |
許容される書き込み |
16トランザクション |
許容合計 |
16トランザクション |
Lightweight HPS-to-FPGAブリッジは、プラットフォーム・デザイナーおよびIP Catalogで利用可能なHPSコンポーネント・パラメーター・エディターでコンフィグレーションすることができます。HPSコンポーネントのパラメーター・エディターでは、FPGAのビットストリームに一致するブリッジプロトコルを設定することができます。