インテルのみ表示可能 — GUID: dqj1481129895627
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: dqj1481129895627
Ixiasoft
15.4.1. 検出と初期化
HPSに電力が供給され、フラッシュデバイスが安定すると、NANDフラッシュ・コントローラーは特定の初期化シーケンスを実行します。初期化時に、フラッシュ・コントローラーはフラッシュデバイスにクエリーを行い、次のフラッシュ・デバイス・タイプのいずれかに応じてフラッシュ・コントローラー自体をコンフィグレーションします。
- ONFI 1.0に準拠するデバイス
- レガシー (ONFI以外の) NANDデバイス
NANDフラッシュ・コントローラーは、ONFI検出プロトコルを使用してRead IDコマンドを送信することで、接続されているONFI準拠のデバイスを識別します。このコマンドを認識しないデバイス (特に、512バイト・ページサイズのデバイス) の場合は、NANDコントローラーをリセットから解放する前に、ソフトウェアでシステム・マネージャーに書き込み、bootstrap_512B_device信号をアサートしてデバイスタイプを識別する必要があります。
NANDコントローラーのリセットが終了すると、NANDフラッシュ・コントローラーは次のコンフィグレーション信号をサンプリングします。これらの信号は、システム・マネージャーのユーザーが書き込み可能なレジスターによって駆動されます。
信号 | デフォルト値 | 説明 |
---|---|---|
bootstrap_inhibit_init | 0 | NANDコントローラーの初期化を禁止します。コントローラーはデバイスのクエリーを行わず、SLCデバイスのブロック0、ページ0へのPage Loadコマンドを発行しません。この信号がアサートされると、ソフトウェアでデバイス・パラメーター (ページサイズや幅など) に関連するすべてのレジスターをプログラミングすることが想定されています。 |
bootstrap_512B_device | 0 | 512バイトのデバイスが接続されていることをNANDコントローラーに通知します。 |
bootstrap_512B_x16_device | 0 | 512バイトのページサイズのデバイスが接続されており、デバイスのI/O幅が16ビットであることをNANDコントローラーに通知します。この信号は、512バイトのデバイスの場合にのみアサートされます。 |
bootstrap_two_row_addr_cycles | 0 | 接続されているデバイスは、通常の3行のアドレスサイクルではなく、2つのアドレスサイクルのみを必要とします。 |
bootstrap_inhibit_b0p0_load | 1 | 初期化手順の一部としてデバイスのブロック0、ページ0へのPage Loadコマンドを発行しないようにNANDコントローラーに通知するブートストラップ・ピンです。 |
初期化をサポートするには、rdy_busy_in ピンを接続している必要があります。
NANDフラッシュ・コントローラーは、次の初期化手順を実行します。
- システム・マネージャーがbootstrap_inhibit_initをアサートしている場合、フラッシュ・コントローラーは直接7 に進みます。
- デバイスの準備が完了すると、フラッシュ・コントローラーは、「Read ID」コマンドを送信してメモリーデバイスからONFIシグニチャーを読み出し、ONFIデバイスが接続されているかレガシーデバイスが接続されているかを特定します。
- メモリーデバイスから返されたデータにONFIシグニチャーがある場合、フラッシュ・コントローラーは、デバイス・パラメーター・ページを読み出します。フラッシュ・コントローラーは、関連するデバイス機能の情報を内部のメモリー・コントロール・レジスターに格納し、フラッシュデバイス内の他のレジスターを正しくプログラミングできるようにします。その後、5 に進みます。
- データに有効なONFIシグニチャーがない場合は、フラッシュ・コントローラーは、メモリーデバイスがレガシー (ONFI以外の) デバイスであると想定します。フラッシュ・コントローラーはその後、次の手順を実行します。
- resetコマンドをデバイスに送信します。
- デバイスのシグニチャー情報を読み出します。
- 関連する値を内部のメモリー・コントローラー・レジスターに格納します。
- フラッシュ・コントローラーは、メモリーデバイスをリセットします。同時に、メモリー・インターフェイスの幅を確認します。HPSは、8ビットまたは16ビットのNANDフラッシュデバイスを1つサポートします。フラッシュ・コントローラーは、メモリー・インターフェイスの幅を検出します。
- フラッシュ・コントローラーは、Page Loadコマンドをデバイスのブロック0、ページ0に送信し、直接読み出しアクセスをコンフィグレーションします。よって、プロセッサーはそのページからの読み出しが可能になります。プロセッサーでは、フラッシュメモリーの最初のページから読み出しを開始することができます。
注: システム・マネージャーは、リセットがデアサートされる前にbootstrap_inhibit_b0p0_loadをアサートすることにより、この手順をバイパスすることができます。
- フラッシュ・コントローラーは、resetコマンドをフラッシュに送信します。
- フラッシュ・コントローラーは、statusグループのintr_status0レジスターにあるrst_compビットをクリアし、フラッシュのリセットが完了したことをソフトウェアに示します。