インテルのみ表示可能 — GUID: lpz1481130419819
Ixiasoft
1. インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル改訂履歴
2. ハード・プロセッサー・システムの概要
3. Cortex-A53 MPCoreプロセッサー
4. キャッシュ・コヒーレンシー・ユニット
5. システムメモリー管理ユニット
6. システム・インターコネクト
7. ブリッジ
8. DMAコントローラー
9. オンチップRAM
10. ECC (エラー検出訂正) コントローラー
11. クロック・マネージャー
12. システム・マネージャー
13. リセット・マネージャー
14. ハード・プロセッサー・システムのI/Oピンの多重化
15. NANDフラッシュ・コントローラー
16. SD/MMCコントローラー
17. イーサネット・メディア・アクセス・コントローラー
18. USB 2.0 OTGコントローラー
19. SPIコントローラー
20. I2Cコントローラー
21. UARTコントローラー
22. 汎用I/Oインターフェイス
23. タイマー
24. ウォッチドッグ・タイマー
25. CoreSightのデバッグとトレース
A. ブートとコンフィグレーション
B. HPSを介したセキュア・デバイス・マネージャーQuad SPIフラッシュ・コントローラーへのアクセス
3.5.1. 例外レベル
3.5.2. 仮想化
3.5.3. メモリー管理ユニット
3.5.4. レベル1キャッシュ
3.5.5. レベル2メモリーシステム
3.5.6. スヌープ制御ユニット
3.5.7. 暗号化による拡張
3.5.8. NEONマルチメディア・プロセッシング・エンジン
3.5.9. 浮動小数点演算装置
3.5.10. ACEバス・インターフェイス
3.5.11. アボート処理
3.5.12. キャッシュ保護
3.5.13. 汎用割り込みコントローラー
3.5.14. 汎用タイマー
3.5.15. デバッグモジュール
3.5.16. キャッシュ・コヒーレンシー・ユニット
3.5.17. クロックソース
25.4.1. デバッグ・アクセス・ポート
25.4.2. CoreSight SoC-400タイムスタンプ・ジェネレーター
25.4.3. システム・トレース・マクロセル
25.4.4. トレースファネル
25.4.5. CoreSightのトレース・メモリー・コントローラー
25.4.6. AMBAトレース・バス・レプリケーター
25.4.7. トレース・ポート・インターフェイス・ユニット
25.4.8. NoCトレースポート
25.4.9. エンベデッド・クロス・トリガー・システム
25.4.10. エンベデッド・トレース・マクロセル
25.4.11. HPSのデバッグAPBインターフェイス
25.4.12. FPGAインターフェイス
25.4.13. デバッグクロック
25.4.14. デバッグのリセット
インテルのみ表示可能 — GUID: lpz1481130419819
Ixiasoft
19.3.2. FPGAへのルーティング
FPGA へのルーティングには、2セットのSPIマスターピンと2セットのSPIスレーブピンを使用することができます。信号名を以下に示します。
信号名 | 幅 | 方向 | 説明 | 入力のデフォルト値 | 推奨されるタイオフ | ||
---|---|---|---|---|---|---|---|
spim<1:0>_mosi_o | 1 | 出力 | SPIマスターの送信データライン | — | — | ||
spim<1:0>_miso_i | 1 | 入力 | SPIマスターの受信データライン | 1'b1 | プルアップ | ||
spim<1:0>_ss_in_n | 1 | 入力 | マスター競合入力 | プロトコル | ss_in_nの値 | シリアル転送における結果 | |
Motorola SPI | 1 | 有効になる | |||||
0 | 無効になる | ||||||
National Semiconductor Microwire | 1 | 有効になる | |||||
0 | 無効になる | ||||||
Texas Instruments Serial Protocol (SSP) | 1 | 無効になる | |||||
0 | 有効になる | ||||||
spim<1:0>_mosi_oe | 1 | 出力 | SPIマスターの出力イネーブル | — | プルアップ | ||
spim<1:0>_ss0_n_o | 1 | 出力 | Slave Select 0: SPIマスターからのスレーブ選択信号 | — | プルアップ | ||
spim<1:0>_ss1_n_o | 1 | 出力 | Slave Select 1: 2番目のスレーブをこのマスターに接続できるようにします | — | プルアップ | ||
spim<1:0>_ss2_n_o | 1 | 出力 | Slave Select 2: 3番目のスレーブをこのマスターに接続できるようにします | — | プルアップ | ||
spim<1:0>_ss3_n_o | 1 | 出力 | Slave Select 3: 4番目のスレーブをこのマスターに接続できるようにします | — | プルアップ | ||
spim<1:0>_sclk_out | 1 | 出力 | シリアルクロック出力 | — | プルアップ | ||
s2f_spim<1:0>_irq | 1 | 出力 | 割り込み | — | プルダウン |
信号名 | 幅 | 方向 | 説明 | 入力のデフォルト値 | 推奨されるタイオフ | ||
---|---|---|---|---|---|---|---|
spis<1:0>_miso_o | 1 | 出力 | SPIスレーブの送信データライン | — | — | ||
spis<1:0>_mosi_i | 1 | 入力 | SPIスレーブの受信データライン | 1'b1 | プルアップ | ||
spis<1:0>_ss_in_n | 1 | 入力 | マスター競合入力 | プロトコル | ss_in_nの値 | シリアル転送における結果 | |
Motorola SPI | 1 | 有効になる | |||||
0 | 無効になる | ||||||
National Semiconductor Microwire | 1 | 有効になる | |||||
0 | 無効になる | ||||||
Texas Instruments Serial Protocol (SSP) | 1 | 無効になる | |||||
0 | 有効になる | ||||||
spis<1:0>_miso_oe | 1 | 出力 | SPIスレーブの出力イネーブル | — | プルアップ | ||
spis<1:0>_clk | 1 | 入力 | シリアルクロック出力 | 1'b1 | プルアップ | ||
s2f_spis<1:0>_irq | 1 | 出力 | 割り込み | — | プルダウン |