インテルのみ表示可能 — GUID: hco1416490831855
Ixiasoft
インテルのみ表示可能 — GUID: hco1416490831855
Ixiasoft
9.3.1.6.4. QDR IV SRAMのデータ、DINV、QVLD信号
インテルFPGA外部メモリー・インターフェイスIPのQKBとQKB#ピンの極性は、FPGAの差動入力バッファーの極性に対してスワップされています。つまり、メモリー側のQKBピンをFPGA側の入力バッファーのマイナスピンに接続し、メモリー側のQKB#ピンをFPGA側の入力バッファーのプラスピンに接続する必要があります。IPの最上位のポート名はすでにこのスワップを反映していることに注意してください。つまり、mem_qkbはマイナスのバッファー脚に割り当てられ、mem_qkb_nはプラスのバッファー脚に割り当てられています。
同期の読み出しおよび書き込み入力であるRWx#は、同期のロード入力であるLDx#とともに使用され、読み出しまたは書き込み動作を示します。ポートAの場合、これらの信号はCKクロックの立ち上がりエッジでサンプリングされ、ポートBの場合、これらの信号はCKクロックの立ち下がりエッジでサンプリングされます。
QDR IV SRAMデバイスはすべてのデータピンを反転する機能を備えており、DQデータバスのデータ反転ピンDINVxを使用して潜在的な同時スイッチング・ノイズを低減します。このピンは、DQxピンが反転されているかどうかを示します。
データピンの反転機能を有効にするには、パラメーター・エディターのConfiguration Register Settings > Option Controlをクリックします。
QDR IV SRAMデバイスにはまた、有効な読み出しデータを示すQVLDピンがあります。QVLD信号はQKxまたはQKx#にエッジでアライメントされており、メモリーからデータが出力される約1/2クロックサイクル前にHighになります。