インテルのみ表示可能 — GUID: hco1416492487649
Ixiasoft
インテルのみ表示可能 — GUID: hco1416492487649
Ixiasoft
4.2.3. AFIの書き込みデータ信号
信号名 |
方向 |
幅 |
説明 |
---|---|---|---|
afi_dqs_burst |
入力 |
AFI_RATE_RATIO |
DDR3 メモリーデバイスのストローブ (DQS) ピンの有効化を制御します。この信号がアサートされると、mem_dqsおよびmem_dqsnが駆動されます。 この信号はafi_wdata_validの前にアサートし、書き込みプリアンブルを実装する必要があります。また、正しい期間駆動し、正確に時間調整されたmem_dqs信号を生成する必要があります。 |
afi_wdata_valid |
入力 |
AFI_RATE_RATIO |
書き込みデータの有効信号です。この信号は、データおよびデータ・マスク・ピンの出力イネーブルを制御します。 |
afi_wdata |
入力 |
AFI_DQ_WIDTH |
ダブルデータ・レートでメモリーデバイスに送信する書き込みデータ信号です。この信号は、PHYのmem_dq出力を制御します。 |
afi_dm |
入力 |
AFI_DM_WIDTH |
データマスクです。この信号は、DDR3 メモリーデバイスに対するPHYのmem_dm信号を制御します。 また、DDR4に対するPHYのmem_dbi信号を直接制御します。 mem_dmおよびmem_dbiの機能は、メモリーデバイスの同じポートを共有します。 |
afi_bws_n |
入力 |
AFI_DM_WIDTH |
データマスクです。この信号は、QDR II/II+メモリーデバイスに対するPHYのmem_bws_n信号を制御します。 |
afi_dinv |
入力 |
AFI_WRITE_DQS_WIDTH * 2 |
データ反転です。QDR-IVデバイスに対するPHYのmem_dinva/b信号を直接制御します。 |