インテルのみ表示可能 — GUID: hco1416492493595
Ixiasoft
インテルのみ表示可能 — GUID: hco1416492493595
Ixiasoft
4.2.6. AFIのシャドーレジスター管理信号
ランクからランクへの切り替えに合わせて適切なキャリブレーション設定のセットが復元され、データの有効ウィンドウを最適化します。PHYはAFIの追加信号に依存し、アクティブにするシャドー・レジスター・セットの選択を制御します。
信号名 |
方向 |
幅 |
説明 |
---|---|---|---|
afi_wrank |
入力 |
AFI_WRANK_WIDTH |
書き込みデータが向かうランクを指定するコントローラーからの信号です。信号のタイミングはafi_dqs_burstと同じです。すなわちafi_wrankは、afi_dqs_burst信号と同じタイミングでアサートされ、同じ時間維持されなければなりません。 |
afi_rrank |
出力 |
AFI_RRANK_WIDTH |
読み出すランクを指定するコントローラーからの信号です。読み出しコマンドを発行する際に、この信号はafi_rdata_en信号と同時にアサートされる必要がありますが、afi_rdata_enとは異なりafi_rrankはステートフルです。すなわちこの信号のアサート後、信号の値はコントローラーが新しい読み出しコマンドを異なるランクに発行するまで変更せずに維持する必要があります。 |
afi_wrankおよびafi_rrank信号はどちらも、One-Hotスキームを使用しアクセスされているランクをエンコーディングします (例えばクアッドランクのインターフェイスでは、0001、0010、0100、1000はそれぞれ1番目、2番目、3番目、4番目のランクを指します)。バス内の順序はほかのAFI信号と同じです。具体的には、バスは次のようにタイムスロットで順序付けられます。
Half-rate afi_w/rrank = {T1, T0}
Quarter-rate afi_w/rrank = {T3, T2, T1, T0}
上記においてTxは、One-Hotがエンコーディングする、y番目のフルレートサイクルでアクセスされるランクのランクビット・ワードの番号です。
シャドー・レジスター・サポートに関するその他の要件
1つのシャドーレジスターから別のシャドーレジスターへの切り替えにおいてハードウェアが十分な時間を確保できるよう、コントローラーは次の最小ランク間切り替え遅延 (tRTRS) を満たす必要があります。
- 異なるランクに向かう2つの読み出しコマンドは、最低3フルレートサイクル離れている必要があります。(データバーストの衝突を回避するためのバースト長遅延は別に必要です。)
- 異なるランクに向かう2つの書き込みコマンドは、最低4フルレートサイクル離れている必要があります。(データバーストの衝突を回避するためのバースト長遅延は別に必要です。)
FPGAデバイスは最大4セットのシャドーレジスターをサポートし、それぞれを独立したタイミングセットに使用できます。ランクがもつ独立したタイミングセットが4つ以下の場合、4つを超えるランクがサポートされます。例えばLRDIMMのランク乗算モードでは、複数の物理ランクが単一の論理ランクとしてタイミングデータのセットを共有できます。よって、デバイスは最大4つの論理ランクをサポートしますが、これは4つを超える物理ランクを意味しています。