インテルのみ表示可能 — GUID: hco1416491108404
Ixiasoft
インテルのみ表示可能 — GUID: hco1416491108404
Ixiasoft
7.4.4.3. 長さ一致の規則
アドレスおよびコマンドはすべて、±20 ps以内でクロック信号と一致するように各ディスクリート・メモリー・コンポーネントに配線します。次の図は、コンポーネントとアドレスおよびコマンド信号の配線ガイドラインを示しています。
alert_nは、ウィークプルアップ抵抗でVCCに終端されます。一般的なプルアップ抵抗値は10,000 Ωです。異なるプルアップ抵抗値を選択することができますが、DRAMによってLowに駆動される際に、信号がFPGA入力バッファーのVILしきい値を満たすことを確認する必要があります。
各デバイスのDQSとクロック信号間のタイミングは、tDQSSを満たすように動的にキャリブレーションされます。次の図は、DQSとクロック信号をアライメントするための遅延要件を表しています。スキューがレベリング回路の能力を超えないようにするために、次の規則に従います。
- すべてのデバイスにおいて、クロック信号の伝播遅延がDQS信号の伝播遅延よりも短くないこと。
CKi – DQSi > 0; 0 < i < number of components – 1
- グループ間におけるCLKとDQS信号の合計スキューは1クロックサイクル未満であること。
(CKi + DQSi) max – (CKi + DQSi) min < 1 × tCK
Clkペアの一致—DIMM (UDIMM、RDIMM、またはLRDIMM) トポロジーを使用している場合、DIMMコネクターまでのトレース長を一致させます。ディスクリート・コンポーネントを使用している場合、フライバイチェーンで接続されているすべてのメモリー・コンポーネントの長さを一致させます。
DQグループの長さの一致—DIMM (UDIMM、RDIMM、またはLRDIMM) トポロジーを使用している場合、前出のガイドラインの表で説明されているDQグループの長さの一致に関する規則をDIMMコネクターまで適用します。ディスクリート・コンポーネントを使用している場合、それぞれのメモリー・コンポーネントまでの長さを一致させます。
DIMMを使用している場合、DIMM内で長さは厳密に一致していると想定されています。適切なトレースの長さがDIMM内で一致していることを確認する必要があります。