インテルのみ表示可能 — GUID: hco1416490802620
Ixiasoft
インテルのみ表示可能 — GUID: hco1416490802620
Ixiasoft
7.3.3.4. データ、データストローブ、DM/DBI、およびオプションのECC信号
DDR3 およびDDR4 SDRAMインターフェイスのDQピンは、インターフェイスの幅に関係なく、選択したメモリーデバイスまたはDIMMに応じて×4または×8モードのDQSグループで動作できます。×4および×8のコンフィグレーションは、DQSおよびDQSnの1組の双方向データストローブ信号を使用して入力データをキャプチャーします。ただし、×16のコンフィグレーションのデバイスには、UDQSとUDQS# (上位バイト) およびLDQSとLDQS# (下位バイト) の2組のデータストローブが必要です。DQピンのグループは、それぞれのDQSおよびDQSnピンとの関連付けを維持する必要があります。
DQ信号は、メモリーからの読み出し時にDQS信号とエッジでアライメントされ、メモリーへの書き込み時にDQS信号と中央でアライメントされます。メモリー・コントローラーは、書き込み動作時にDQ信号を–90度シフトしてDQ信号とDQS信号を中央でアライメントします。PHY IPは読み出し時にDQS信号を遅延させるため、DQおよびDQS信号はキャプチャー・レジスターで中央にアライメントされます。インテルのデバイスはフェーズ・ロック・ループ (PLL) を使用し、書き込み時にDQS信号をDQ信号に対して中央にアライメントします。また、インテルのデバイスは専用のDQS位相シフト回路を使用し、読み出し時に受信するDQS信号をシフトします。次の図は、DDR3 SDRAMからの読み出しにおいてDQS信号が90度シフトされる例を表しています。
次の図は、Burst-of-Fourでの書き込み時のデータとデータストローブの関係を表す例です。
書き込み時のDQおよびDMピンにおけるメモリーデバイスのセットアップ (tDS) およびホールド (tDH) 時間は、CKまたはCK#クロックではなく、DQS書き込み信号のエッジに相対します。DDR3 SDRAMにおいて、セットアップとホールドの要件は必ずしもバランスが取れているわけではありません。
DQS信号は、tDQSSの要件を満たすためにシステムクロックのポジティブエッジで生成されます。DQおよびDM信号はシステムクロックから-90度シフトしたクロックを使用するため、DDR3 SDRAMに到達した際にDQSエッジがDQまたはDM信号の中央に配置されます。DQS、DQ、およびDMのボードトレース長は厳密に一致している必要があります (20 ps以内)。
SDRAMは、DMピンを書き込み動作時に使用します。DMピンがLowに駆動されている場合は、書き込みが有効であることを示します。DMピンがHighに駆動されると、メモリーはDQ信号をマスクします。DM信号を生成する際は、それぞれのデータと同じDQSグループ内のスペアDQピンを使用し、スキューを最小限に抑えることをインテルでは推奨しています。
SDRAMの入力におけるDM信号のタイミング要件は、DQデータのタイミング要件と同じです。–90度シフトされたクロックを使用するDDRレジスターでDM信号は作成されます。
DDR4は他のSDRAMと同様にDMをサポートしますが、DDR4においてDMは同じピンを介してデータバス反転 (DBI) をサポートするため、アクティブLOWであり双方向です。DMは、一度に1つの機能のみを有効にすることができるモードレジスター設定によってDBIと多重化されます。DBIは、真のデータまたは反転データを保存するか出力するかを識別する入力/出力です。有効にすると、DBIがLOWの場合、書き込み動作時にデータが反転されてDDR4 SDRAM内に保存されます。また、読み出し動作時にデータは反転されて出力されます。DBIがHIGHの場合、データは反転されません。 インテル® Stratix® 10インターフェイスの場合、DDR3では、各DQSグループのDMピンをDQピンとペアにして適切な動作を実現する必要があります。DDR4では、DM/DBIをDQピンとペアにする必要はありません。
一部のSDRAMモジュールは誤り訂正符号 (ECC) をサポートしており、コントローラーがデータ転送においてエラーを検出し自動的に訂正できるようにしています。72ビットのSDRAMモジュールには、64個のデータピンに加えて8個の追加データピンが含まれています。この8個の追加されたECCピンは、FPGA上の単一のDQSまたはDQグループに接続する必要があります。