インテルのみ表示可能 — GUID: hco1416492787862
Ixiasoft
インテルのみ表示可能 — GUID: hco1416492787862
Ixiasoft
13.7.1.4. EMIF IPをデバッグ・ツールキットで使用するためのコンフィグレーション
EMIF IPコアと インテル® Stratix® 10 EMIFデバッグ・インターフェイスの接続
EMIFデバッグ・ツールキットが インテル® Stratix® 10 EMIF IPコアのキャリブレーション・データにアクセスするには、各I/O列のEMIFコアの1つを インテル® Stratix® 10 EMIFデバッグ・インターフェイスIPコアに接続する必要があります。同じ列の後続のEMIF IPコアは、デイジーチェーンで最初のコアに接続する必要があります。
インテル® Stratix® 10 EMIFデバッグ・インターフェイスIPコアをデザインに追加する方法は2つあります。
- EMIF IPコアを生成する際に、DiagnosticsタブのEMIF Debug Toolkit/On-Chip Debug PortでAdd EMIF Debug Interfaceを選択します。 インテル® Stratix® 10 EMIFデバッグ・インターフェイス・コアを個別にインスタンス化する必要はありません。この方法は、 Avalon® -MMスレーブポートをエクスポートしません。この方法は、このI/O列に対するEMIFデバッグ・ツールキットのアクセスのみを必要とする場合に使用します。つまり、オンチップ・デバッグ・ポートのアクセスまたはPHYLiteリコンフィグレーションのアクセスを必要としない場合に使用します。
-
EMIF IPコアを生成する際に、DiagnosticsタブのEMIF Debug Toolkit/On-Chip Debug PortでExportを選択します。その後、 インテル® Stratix® 10 EMIFデバッグ・インターフェイス・コアを個別にインスタンス化し、そのto_ioauxインターフェイスをEMIF IPコアのcal_debugインターフェイスに接続します。この方法は、このI/O列に対するオンチップ・デバッグ・ポートのアクセス、またはPHYLiteリコンフィグレーションのアクセスが必要な場合に使用します。
上記の方法ではどちらも、I/O列のそれぞれの外部メモリー・インターフェイスに一意のインターフェイスIDを割り当て、デバッグ・ツールキットでそのインターフェイスを識別する必要があります。インターフェイスIDは、Debug Toolkit/On-Chip Debug Portオプションを有効にすると表示されるドロップダウン・リストを使用して割り当てることができます。
EMIF IPコアとPHYLiteコアの接続
ダイナミック・リコンフィグレーションを有効にし、PHYLiteコアをEMIF IPコアと同じI/O列に配置する場合、同様の方法でPHYLiteコアをインスタンス化し接続する必要があります。詳細は、 Intel FPGA PhyLite for Parallel Interfaces IP Core User Guideを参照ください。