インテルのみ表示可能 — GUID: sam1403483347631
Ixiasoft
1. Arria® 10デバイスにおけるロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール
2. Arria® 10デバイスにおけるエンベデッド・メモリー・ブロック
3. Arria® 10デバイスにおける可変精度 DSP ブロック
4. Arria® 10デバイスにおけるクロック・ネットワークおよび PLL
5. Arria® 10 デバイスにおける I/O と高速 I/O
6. Arria® 10 デバイスにおける外部メモリー・インターフェイス
7. Arria® 10デバイスにおけるコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード
8. Arria® 10デバイスにおける SEUの緩和
9. Arria® 10デバイスにおける JTAG バウンダリー・スキャン・テスト
10. Arria 10デバイスにおけるパワー・マネジメント
2.1. エンベデッド・メモリーの種類
2.2. Arria® 10デバイスにおけるエンベデッド・メモリー・デザイン・ガイドライン
2.3. エンベデッド・メモリーの機能
2.4. エンベデッド・メモリー・モード
2.5. エンベデッド・メモリーのクロッキング・モード
2.6. メモリーブロックでのパリティービット
2.7. エンベデッド・メモリー・ブロックでのバイトイネーブル
2.8. メモリーブロックのパックモード・サポート
2.9. メモリーブロックのアドレス・クロック・イネーブルのサポート
2.10. メモリーブロックの非同期クリアー
2.11. メモリーブロック誤り訂正コードのサポート
2.12. 改訂履歴
5.7.1. Arria® 10 デバイスにおける I/O および高速 I/O の一般的なガイドライン
5.7.2. 電圧リファレンス形式および非電圧リファレンス形式の I/O 規格の混在
5.7.3. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用
5.7.5. ガイドライン : 最大 DC 電流制限
5.7.6. ガイドライン : アルテラ LVDS SERDES IP コアのインスタンス化
5.7.7. ガイドライン : ソフト CDR モードの LVDS SERDES ピンペア
5.7.8. ガイドライン : Arria 10 GPIO 性能でのジッターへの高影響の最小化
5.7.9. ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
インテルのみ表示可能 — GUID: sam1403483347631
Ixiasoft
9.3. BST の実行
BYPASS、IDCODE、SAMPLE JTAG 命令を、コンフィグレーションを中断せずに、コンフィグレーションの前、後あるいはコンフィグレーション中に発行することができます。
次のガイドラインに従って、この他の JTAG 命令を発行します。
- コンフィグレーション前にテストを実行するには、nCONFIGピンを Low にホールドします。
- コンフィグレーション中に BST を実行するには、 CONFIG_IO JTAG 命令を発行してコンフィグレーションを中断します。コンフィグレーションの中断中は、BST 実行のために他の JTAG 命令を発行することができます。BST の完了後に PULSE_NCONFIG JTAG 命令を発行するかnCONFIGを Low にパルスして、デバイスをリコンフィグレーションします。
Arria 10デバイスのチップワイド・リセット (DEV_CLRn) ピンとチップワイド出力イネーブル (DEV_OE) ピンは、JTAG バウンダリー・スキャンやコンフィグレーション動作に影響を与えません。これらのピンがトグルしていても BST 動作を中断することはありません ( 想定されている BST 動作を除く )。
Arria 10デバイスの JTAG コンフィグレーションを行うボードをデザインする場合には、専用コンフィグレーション・ピンの接続について考慮する必要があります。
注: SoC デバイスでは、FPGA ブロックの JTAG 接続と HPS ブロックの JTAG 接続はArria 10デバイスにチェーン接続されています。FPGA の JTAG 接続は、HPS ブロックの JTAG 接続よりも高い優先度になります。
注: コンフィグレーション前もしくは中にHIGHZ JTAG 命令を実行する場合、I/O エレメントのnIO_PULLUPピンを High に引き上げて内蔵のプルアップ抵抗を無効にする必要があります。ユーザーモード時にこの JTAG 命令を実行する場合には、nIO_PULLUPピンは High への引き上げも Low への引き下げも可能です。
注: ユーザーモードで BST を実行する場合に、PR_ENABLE、CRC_ERROR、CVP_CONFDONEピンがユーザー I/O として使用されていなければ、これらのピンの正しい値をキャプチャーすることができません。
注: JTAG BST は、電源投入後にnCONFIGとnSTATUSの両方が High になった後のみ行うことができます。