インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

4.1.5.4. PCLK コントロール・ブロック

PCLK コントロール・ブロックは、SPCLK ネットワークと LPCLK ネットワークの両方を駆動します。

HSSI PCLK を駆動するには、HSSI 出力、fPLL 出力、またはクロック入力ピンを選択します。

I/O PCLK を駆動するには、DPA クロック出力、I/O PLL 出力、またはクロック入力ピンを選択します。

図 59.  Arria® 10デバイスにおける HSSI カラムの PCLK コントロール・ブロック


図 60.  Arria® 10デバイスにおける I/O カラムの PCLK コントロール・ブロック


PCLK ネットワークの入力クロックソースとclkena信号は、 Quartus® Primeソフトウェアで ALTCLKCTRL IP コアを使用することにより設定が可能になります。