インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

8.1.3. エンベデッド・メモリー

Arria 10デバイスには、次の 2 種類のメモリーブロックが含まれています。

  • 20 Kb M20Kブロック—メモリーリソースのブロック。M20Kブロックは大規模なメモリーアレイに適しており、同時に、多数の独立ポートを提供します。
  • 640 ビットのメモリー・ロジック・アレイ・ブロック (MLAB)—兼用ロジック・アレイ・ブロック (LAB) からコンフィグレーションされるエンハンスト・メモリー・ブロックです。MLAB は幅が広く深さがないメモリーアレイのために理想的です。MLAB はデジタル信号処理 (DSP) アプリケーション、幅が広く深さがない FIFO バッファー、およびフィルターの遅延ラインに使用するシフトレジスターの実装向けに最適化されています。各 MLAB は 10 個のアダプティブ・ロジック・モジュール (ALM) から構成されています。Arria 10デバイスではこれらの ALM を各 MLAB につき 1 つの32×20シンプル・デュアル・ポート SRAM ブロックを提供する 10 個の32×2ブロックとしてコンフィグレーションすることができます。

エンベデッド・メモリーは、SEU への影響が強いため、インテルは、FIT レートを最小限に抑えるためにインターリーブと特別なレイアウト手法を採用し、ECC ( 誤り訂正コード ) 機能を加えて SEU FIT レートをほぼセロまで軽減しています。