インテルのみ表示可能 — GUID: sss1448870745027
Ixiasoft
1. Arria® 10デバイスにおけるロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール
2. Arria® 10デバイスにおけるエンベデッド・メモリー・ブロック
3. Arria® 10デバイスにおける可変精度 DSP ブロック
4. Arria® 10デバイスにおけるクロック・ネットワークおよび PLL
5. Arria® 10 デバイスにおける I/O と高速 I/O
6. Arria® 10 デバイスにおける外部メモリー・インターフェイス
7. Arria® 10デバイスにおけるコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード
8. Arria® 10デバイスにおける SEUの緩和
9. Arria® 10デバイスにおける JTAG バウンダリー・スキャン・テスト
10. Arria 10デバイスにおけるパワー・マネジメント
2.1. エンベデッド・メモリーの種類
2.2. Arria® 10デバイスにおけるエンベデッド・メモリー・デザイン・ガイドライン
2.3. エンベデッド・メモリーの機能
2.4. エンベデッド・メモリー・モード
2.5. エンベデッド・メモリーのクロッキング・モード
2.6. メモリーブロックでのパリティービット
2.7. エンベデッド・メモリー・ブロックでのバイトイネーブル
2.8. メモリーブロックのパックモード・サポート
2.9. メモリーブロックのアドレス・クロック・イネーブルのサポート
2.10. メモリーブロックの非同期クリアー
2.11. メモリーブロック誤り訂正コードのサポート
2.12. 改訂履歴
5.7.1. Arria® 10 デバイスにおける I/O および高速 I/O の一般的なガイドライン
5.7.2. 電圧リファレンス形式および非電圧リファレンス形式の I/O 規格の混在
5.7.3. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用
5.7.5. ガイドライン : 最大 DC 電流制限
5.7.6. ガイドライン : アルテラ LVDS SERDES IP コアのインスタンス化
5.7.7. ガイドライン : ソフト CDR モードの LVDS SERDES ピンペア
5.7.8. ガイドライン : Arria 10 GPIO 性能でのジッターへの高影響の最小化
5.7.9. ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
インテルのみ表示可能 — GUID: sss1448870745027
Ixiasoft
8.1.3. エンベデッド・メモリー
Arria 10デバイスには、次の 2 種類のメモリーブロックが含まれています。
- 20 Kb M20Kブロック—メモリーリソースのブロック。M20Kブロックは大規模なメモリーアレイに適しており、同時に、多数の独立ポートを提供します。
- 640 ビットのメモリー・ロジック・アレイ・ブロック (MLAB)—兼用ロジック・アレイ・ブロック (LAB) からコンフィグレーションされるエンハンスト・メモリー・ブロックです。MLAB は幅が広く深さがないメモリーアレイのために理想的です。MLAB はデジタル信号処理 (DSP) アプリケーション、幅が広く深さがない FIFO バッファー、およびフィルターの遅延ラインに使用するシフトレジスターの実装向けに最適化されています。各 MLAB は 10 個のアダプティブ・ロジック・モジュール (ALM) から構成されています。Arria 10デバイスではこれらの ALM を各 MLAB につき 1 つの32×20シンプル・デュアル・ポート SRAM ブロックを提供する 10 個の32×2ブロックとしてコンフィグレーションすることができます。
エンベデッド・メモリーは、SEU への影響が強いため、インテルは、FIT レートを最小限に抑えるためにインターリーブと特別なレイアウト手法を採用し、ECC ( 誤り訂正コード ) 機能を加えて SEU FIT レートをほぼセロまで軽減しています。