インテルのみ表示可能 — GUID: sam1403483220454
Ixiasoft
1. Arria® 10デバイスにおけるロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール
2. Arria® 10デバイスにおけるエンベデッド・メモリー・ブロック
3. Arria® 10デバイスにおける可変精度 DSP ブロック
4. Arria® 10デバイスにおけるクロック・ネットワークおよび PLL
5. Arria® 10 デバイスにおける I/O と高速 I/O
6. Arria® 10 デバイスにおける外部メモリー・インターフェイス
7. Arria® 10デバイスにおけるコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード
8. Arria® 10デバイスにおける SEUの緩和
9. Arria® 10デバイスにおける JTAG バウンダリー・スキャン・テスト
10. Arria 10デバイスにおけるパワー・マネジメント
2.1. エンベデッド・メモリーの種類
2.2. Arria® 10デバイスにおけるエンベデッド・メモリー・デザイン・ガイドライン
2.3. エンベデッド・メモリーの機能
2.4. エンベデッド・メモリー・モード
2.5. エンベデッド・メモリーのクロッキング・モード
2.6. メモリーブロックでのパリティービット
2.7. エンベデッド・メモリー・ブロックでのバイトイネーブル
2.8. メモリーブロックのパックモード・サポート
2.9. メモリーブロックのアドレス・クロック・イネーブルのサポート
2.10. メモリーブロックの非同期クリアー
2.11. メモリーブロック誤り訂正コードのサポート
2.12. 改訂履歴
5.7.1. Arria® 10 デバイスにおける I/O および高速 I/O の一般的なガイドライン
5.7.2. 電圧リファレンス形式および非電圧リファレンス形式の I/O 規格の混在
5.7.3. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用
5.7.5. ガイドライン : 最大 DC 電流制限
5.7.6. ガイドライン : アルテラ LVDS SERDES IP コアのインスタンス化
5.7.7. ガイドライン : ソフト CDR モードの LVDS SERDES ピンペア
5.7.8. ガイドライン : Arria 10 GPIO 性能でのジッターへの高影響の最小化
5.7.9. ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
インテルのみ表示可能 — GUID: sam1403483220454
Ixiasoft
7.5. デザイン・セキュリティー
Arria 10 のデザイン・セキュリティーは、次の機能をサポートしています。
- 256 ビット・キーの業界標準のデザイン・セキュリティー・アルゴリズム(FIPS-197 確定)をサポートする拡張の内蔵AES( 高度暗号化規格 )復号化ブロック
- 揮発性および不揮発性キーのプログラミングサポート
- 改ざん保護モード経由の揮発性と不揮発性の両方のキーのセキュア動作モード
- JTAG セキュアモードでのパワーアップ時の限定的なアクセス JTAG 命令
- サイドチャネル攻撃に対する POF 認証および保護のサポート
- ヒューズビットまたはオプションビット経由の JTAG アクセス・コントロールおよびセキュリティー・キー・コントロールの提供
- デバイスが初期化されるまでパワーアップからのすべての JTAG 命令のディスエーブル
- ボードレベルのテストのサポート
- 不揮発性キーのオフボードキー・プログラミングのサポート
- コンフィグレーション・ビットストリームへの他のセキュリティー設定を使用した暗号化および暗号化のためのスタンドアローン Qcrypt ツール
- JTAG を除いたすべてのコンフィグレーション手法で使用可能
- リモート・システム・アップグレード機能のサポート
デザイン・セキュリティーのエレメント | 説明 |
---|---|
Non-Volatile key | 不揮発性のキーは、デバイス内のヒューズにしっかりと保存されています。このキーの決定は、独自のセキュリティー機能により困難を要します。 |
Volatile Key | 揮発性のキーは、デバイス内のバッテリー・バックアップ RAM に安全に格納されます。このキーの決定は、独自のセキュリティー機能により困難を要します。 |
Key Generation | ユーザー提供の 256 ビット・キーは、デバイスにプログラムされる前に、一方向関数により処理されます。 |
Key Choice | デバイス内には、揮発性および不揮発性の両キーの存在が可能です。ユーザーは、Convert Programming File ツールまたは Qcrypt ツールを介し、暗号化されたコンフィグレーション・ファイル内のオプションビットを設定して、使用するキーの選択ができます。 |
Tamper Protection Mode | 改ざん防止モードでは、暗号化されていないコンフィグレーション・ファイルは FPGA にロードされません。このモードを有効にすると、FPGA はキーで暗号化されたコンフィグレーションでのみロードできます。暗号化されていないフィグレーションおよび正しくないキーで暗号化されたコンフィグレーションは、コンフィグレーション・エラーが起こります。このモードを有効にするには、デバイス内でヒューズを設定します。 |
Configuration Readback | これらのデバイスは、コンフィグレーション・リードバック機能をサポートしていません。セキュリティーの観点から、暗号化されていないコンフィグレーション・データのリードバックは不可能です。 |
Security Key Control | 異なる JTAG 命令と Qcrypt ツールのセキュリティー・オプションの使用によって、揮発性または非揮発性キーの使用を柔軟に永続的または一時的に無効にすることができます。また、揮発性キーをロックし、上書きまたは再プログラムされることを防げます。 |
JTAG Access Control | Qcrypt ツールを使用してコンフィグレーション・ファイルの OTP ヒューズまたはオプション・ビットを設定することで、JTAG アクセス・コントロールのさまざまなレベルを有効にします。
|
注:
- FPP コンフィグレーション手法でArria 10デバイスとともにデザイン・セキュリティー機能を使用する場合は、異なる DCLK-to-DATA[] 比が必要です。