6.8. 改訂履歴

インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ダウンロード PDF

ID 683461

日付 6/21/2017

バージョン current

Public

インテルのみ表示可能 — GUID: sam1403482877536

Ixiasoft

詳細を見る

6.8. 改訂履歴

日付	バージョン	変更内容
2017 年 6 月	2017.06.21	メモリー・インターフェイス・サポートについて、48 ピン以下での I/O バンクがデータピンのみで使用されることを明記する注意を更新。このため、すべての外部メモリー・インターフェイスでは A/C ピンを配置するために少なくとも 1 つの 48 ピン I/O バンクが必要です。
2017 年 3 月	2017.03.15	ハードメモリー・コントローラーでの Avalon Streaming (Avalon ST) インターフェイス・プロトコルのサポートを削除。商標を「インテル」へ変更。
2016 年 10 月	2016.10.31	F36 パッケージを Arria® 10GX デバイスファミリーのバリアントから削除。
2016 年 5 月	2016.05.02	QDR II、QDR II+およびQDR II+ Xtreme SRAM の最大周波数を更新。最大でサポートされる DDR4 SDRAM の周波数を更新。 Arria 10 GT デバイスでの NF40 および UF45 のパッケージのサポートを削除。章「 Arria® 10 デバイスでの外部メモリー・インターフェイスI/Oピン」に、項「ガイドライン : 外部メモリー・インターフェイスでの I/Oバンク 2A の使用」を追加。 HPS ハード・メモリー・コントローラーの LPDDR3 サポートを削除。章「 Arria® 10における HPS 外部メモリー・インターフェイスの接続」に、同じデバイス内で HPS EMIF と非 HPS EMIF を併用する際の制限事項の説明を追加。 F36 と KF40 パッケージ ( GX 570 と GX 660 デバイス ) の ECC 付き DDR4 x40 向けサポートのインターフェイス数を更新。 ECC 付き DDR4 x40 インターフェイスをサポートするための 3V I/Oバンクの使用について、注意と注釈を削除。 HPS EMIF インスタンスが同じデバイス内で使用される際の Arria® 10SX デバイスパッケージでサポートされるメモリー・インターフェイス数を示す表を追加。メイン・コントロール・パス・コンポーネントの表の DDR3 と DDR4 でのバーストチョップ機能を削除。ハードメモリー・コントローラーの特徴の表の DDR4 ギア・ダウン・モード機能を削除。ハードメモリー・コントローラーの特徴の表のハードメモリー・コントローラーの DQS の追跡機能を削除。
2015 年 11 月	2015.11.02	各メモリー規格の Altera IP サポートのタイプの表の DDR4、DDR3、および DDR3L SDRAM の BC4 と On-the-fly のサポートを削除。各メモリー規格の Altera IP のサポートのタイプの表の DDR4、DDR3、および DDR3L SDRAM のサポートされる DQ グループを x4/x8 に変更。ハードメモリー・コントローラーと IP サポートで LPDDR3 SDRAM を追加。 Arria10 デバイスのデータシートへの「ハードメモリー・コントローラーと Arria10 デバイスのデータシートでサポートされるメモリ規格」と「ソフトメモリー・コントローラーでサポートされるメモリー規格」のリンクを追加。 HPS 用の ECC 付き DDR3 x32、HPS 用の DDR3 x 72 シングルとデュアルランク、HPS 用の ECC 付き DDR4 x32、および DDR3 x72 シングルとデュアル・ランクの表の Arria® 10パッケージサポートを追加。表記をQuartus IIからQuartus Primeに変更。
2015 年 6 月	2015.06.15	ハードメモリー・コントローラー・アーキテクチャーの図の DFI ラベルを削除。Arria 10デバイスは DFI をサポートしていません。
2015 年 5 月	2015.05.15	Arria 10ハードメモリー・コントローラーでサポートされるメモリー規格のリスト表の DDR3 のハーフレートおよびクオーターレートの最大周波数を修正。
2015 年 5 月	2015.05.04	Arria 10デバイスのハードメモリー・コントローラーでサポートされるメモリー規格のリスト表を変更。
2015 年 1 月	2015.01.23	Arria 10デバイスでサポートされるメモリー規格のリスト表を更新。ハードメモリー・コントローラーと LPDDR3 SDRAM の IP サポートを削除。 RLDRAM 2 のサポートを削除。 QDR II+/II Xtreme SRAM のサポートで QDR II SRAM を含めるために更新。 QDR IV 用のソフトメモリー・コントローラーのサポートを追加。 I/O バンク 2K の使用を含むArria 10 SX 480 デバイスの F34 パッケージでサポートする DDR4 x32 インターフェイス数を明記する脚注を追加。FPGA 用 DDR4 x32 インターフェイスで I/O バンク 2K を使用する場合、HPS は DDR4 x32 インターフェイスにアクセスできません。 32 ビット・データと 8 ビット ECCを含む ECC 付き DDR3 と DDR4 x32 インターフェイスを明記する情報を追加。 Nios サブシステムのハードおよびソフトの箇所の情報を削除。Arria 10のハードメモリー・コントローラー IP は、Nios IIプロセッサーのみを使用して外部メモリー・インターフェイスのキャリブレーションを実行します。
2014 年 8 月	2014.08.18	DDR4 SDRAM のハードメモリー・コントローラーのハーフレートのサポートを削除。ハードメモリー・コントローラーと DDR3U SDRAM の IP サポートを削除。 QDR II + SRAM および QDR II Xtreme SRAM でのソフトメモリー・コントローラーのフルレートのサポートを追加。 HPS でサポートされる外部メモリー規格のリストを更新。 U19 パッケージでサポートされる DDR3 x72 ( シングルランク ) メモリー・インターフェイス数を更新。 HPS での 3 V I/O バンクの使用についての注意を削除。HPS の場合、3 V I/O バンクは、外部メモリー・インターフェイスで使用されていません。 Arria 10 SX デバイスでサポートされる DDR3 x72 ( デュアルランク ) メモリー・インターフェイス数を更新。 Arria 10 GT 1150 デバイスの NF45 パッケージでサポートされる DDR4 x32 (ECC付き ) メモリー・インターフェイス数を更新。 QDR II + SRAM でのソフトメモリー・コントローラー IP のサポートを追加。 RLDRAM3 サポートがソフトメモリー・コントローラーでのハード PHY を使用することを明記し、追加。精度の向上と情報の補足を追加するためにハードメモリー・コントローラーの機能の一覧表を更新。すべての I/O バンクが外部メモリー・インターフェイスに利用可能であることを明確にするために、外部メモリー・インターフェイースのパッケージのサポートのリスト・トピックの前にメモを追加。外部メモリー・インターフェイス・ピンのガイドラインと DDR4 での外部メモリー・インターフェイスの実装例を外部メモリー・インターフェイス・ハンドブックへ移動。
2013 年 12 月	2013.12.10	HPS メモリー規格のサポートを LPDDR2 から LPDDR3 へ更新。
2013 年 12 月	2013.12.02	初版