インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用

Arria® 10 SXデバイスでは、モジュラー型の I/O バンクの 2K、2J、および 2I は、専用 HPS 外部メモリー・インターフェイスを介して SDRAM デバイスに HPS を接続します。

I/O バンクでは、4 つのレーンがあります。

  • Lane 3—IO[47..36]
  • Lane 2—IO[35..24]
  • Lane 1—IO[23..12]
  • Lane 0—IO[11..0]

システム内の任意の HPS 外部メモリー・インターフェイスが含まれていない場合、FPGA GPIO として Arria® 10 SXデバイスでバンクを使用することができます。

ご使用のシステムで HPS 外部メモリー・インターフェイスが含まれている場合、FPGA GPIO のための 2K、2J および 2I バンクの未使用のピンを使用する場合、次のガイドラインに従ってください。

  • バンク 2K は SDRAM ECC およびアドレスとコマンド信号に使用されます。
    • Lane 3 は、SDRAMECC 信号のために使用されます。FPGA 入力の場合のみ、このレーンに残りのピンを使用することができます。
    • Lanes 2、1、および 0 の SDRAM アドレスおよびコマンド信号のために使用されます。FPGA の入力と出力のためにこれらのレーンでの残りのピンを使用することができます。
  • バンク 2J は SDRAM データ信号 [31..0] のために使用され、バンク 2I は、SDRAM のデータ信号 [63..32] のために使用されます。
    • 16 ビットのデータ幅—バンク 2J の 2 つのレーンは、データ用に使用されます。FPGA は唯一の入力として、これらの 2 つのデータレーンの残りのピンを使用することができます。バンク 2J の他の 2 つのレーンのピン、および FPGA の入力または出力としてバンク 2I の全てのレーンを使用することができます。
    • 32 ビットのデータ幅—FPGA は唯一の入力として、バンク 2J のすべてのレーンに残りのピンを使用することができます。FPGA の入力および出力としてバンク 2I のすべてのレーンでのピンを使用することができます。
    • 64 ビットのデータ幅—FPGA は唯一の入力として、バンクの 2J および 2I のすべてのレーンに残りのピンを使用することができます。